1. Микропроцессоры. Определение, классификация, закономерности развития, области применения

19. Обмен информацией между элементами в микропроцессорных системах. Арбитр магистрали

Обмен данными в микропроцессорной системе может быть параллельным или последовательным.


Параллельный обмен может быть реализован синхронным или асинхронным способом.


Синхронная передача данных подразумевает присутствие синхронизирующего сигнала, с помощью которого четко определяются моменты времени чтения и записи данных. Простейшая подсистема синхронного параллельного обмена должна обеспечить лишь дешифрацию адреса ВУ и электрическое подключение его данных к системной шине данных по соответствующим управляющим сигналам.

Параллельный асинхронный обмен на базе буферных регистров:

При обращении процессора (он в подобных циклах играет роль активного устройства) к устройству ввода адрес соответствующего регистра помещается процессором на шину адреса и формируется управляющий сигнал IOR. Дешифратор адреса, включающий и линию IOR, при совпадении адреса и управляющего сигнала активизирует выходные линии регистра и его содержимое поступает по шине данных в процессор.

Аналогично идет обращение процессора к устройству вывода.

Совпадение адреса устройства на шине адреса с активным уровнем
сигнала IOW обеспечивает «защелкивание» состояния шины данных в регистре вывода.
Последовательный обмен также может быть реализован синхронным или асинхронным способом.

При синхронном способе передатчик генерирует две последовательности — информационную TxD и синхроимпульсы CLK, которые передаются на приемник по разным линиям. Синхроимпульсы обеспечивают синхронизацию передаваемых битов, а начало передачи отмечается по-разному.

При организации внешней синхронизации сигнал начала передачи BD генерируется передатчиком и передается на приемник по специальной линии:

При организации внутренней синхронизации системы генерируют на линию данных специальные коды длиной 1 – 2 байта — символы синхронизации. Для каждого приемника предварительно определяются конкретные синхросимволы, таким образом можно осуществлять адресацию конкретного абонента из нескольких, работающих на одной линии. Каждый приемник постоянно принимает биты с линии RxD, формирует символы и сравнивает с собственными синхросимволами. При совпадении принятых символов с заданными для этого приемника синхросимволами последующие биты поступают в канал данных приемника. В случае реализации внутренней синхронизации между приемником и передатчиком .прокладывают. только две линии — данных и синхроимпульсов.

При асинхронном способе можно ограничиться одной линией — данных:

В каждый момент времени на магистрали допускается присутствие только одного активного устройства. В простейших системах в качестве активного устройства используется процессор, который и организует все управление магистралью. В сложных системах со многими активными модулями магистраль распределяется между ними в соответствии с приоритетными соглашениями. В современных вычислительных системах задача распределения магистрали возлагается на арбитра магистрали.

Арбитра магистрали характеризуют следующие параметры:

∙ число сигнальных линий;
∙ число обрабатываемых запросов;
∙ время реакции на запрос;
∙ тип синхронизации;
∙ алгоритмы выбора приоритета;
∙ способ реализации.