Циклы выполнения команд: принципы организации, К1810ВМ86, кр580ВМ80

Микропроцессор К1810ВМ86.
Организация машинных циклов. Машинные циклы (МЦ) синхронизируются тактовыми импульсами, поступающими на вход CLK.
Период тактовых импульсов составляет такт МЦ. Границей раздела тактов является срез тактового импульса. Каждый МЦ содержит не менее четы­рех тактов Т1–Т4.
В режиме минимальной конфигурации все необходимые сигналы управления вырабатываются микропроцессором самостоятельно. В режиме максимальнойконфигурации возможна работа в восьми МЦ, тип которого выбирается трехраз­рядным кодом S2S1S0.
Работа в машинных циклах.
Рассмотрим работу процессора в машин­ном цикле, в котором осуществляется обращение к магистрали.
В такте Т1 микропроцессор на соответствующие выводы выставляет адрес А19…А0 и сигнал BHE/S7 = 0 для активизации Н–банка памяти.
При адресации портов ВВ старшие разряды А19…А16 адреса принимают зна­чение 0.
В циклах чтения такт Т2 используется для переключения шины адресов/дан­ных (ША/Д) в режим чтения. В это время она находится в высокоомном состоя­нии. Данные принимаются в течение тактов ТЗ и Т4.
В циклах записи в течение тактов Т2–Т4 процессор выставляет на ША/Д дан­ные D15…D0. В такте ТЗ любого МЦ МП сигналом READY опрашивает готовность ВУ к обме­ну. Если READY = 0, то в следующем такте МП переходит в состояние ожидания, которое длится целое число тактов TW . После поступления READY = 1 микропро­цессор завершает МЦ тактом Т4 и переходит к следующему МЦ обращения к ма­гистрали. При отсутствии необходимости обращения к магистрали генерируются холостые такты Т5.
При передаче данных в тактах Т2, ТЗ ( TW ), Т4 на выводах A 16/ S 3… A 19/ S 6 и BHE / S 7 микросхемы активными становятся сигналы S 3… S 7, которые информи­руют ВУ о состоянии МП. При этом S 6 = 0, S 5 показывает состояние флага пре­рывания, a S 4 S 3 кодирует сегментный регистр, используемый при адресации.

Понравилась статья? Поделиться с друзьями:
Вам также может быть интересно