Ma’ruza №3 Mavzu: Raqamli qurilmalarning interfeys va yordamchi qurilmalari. Mikroprotsessorlar. Mikrokontrollerlar. Web Pack ise paketidagi raqamli mantiqiy qurilmalarni loyixalashtirish. Vertual Web pack ise dasturi yordamida xisoblovchi

Vertual Web PACK ISE dasturi yordamida xisoblovchi triggerlar
Xilinx FPGA -ga asoslangan raqamli qurilmalarni loyihalash bosqichlari. Xilinx FPGA -ga asoslangan raqamli qurilmalarni yaratish jarayonida quyidagi bosqichlarni ajratish mumkin:
• yangi loyihani yaratish (FPGA oilasi va turini, shuningdek sintez vositalarini tanlash);
• loyihalashtirilgan qurilmaning sxematik, algoritmik yoki matnli tavsifini tayyorlash;
• qurilma sintezi;
• funktsional modellashtirish;
• loyihani kristallga kuzatish;
• vaqtinchalik modellashtirish;
• FPGA dasturlash (loyihani kristallga yuklash).

Tayyorlangan qurilma haqidagi dastlabki ma'lumotlar sxematik diagrammalar, HDL tilidagi tavsiflar, holat diagrammalari va foydalanuvchilar kutubxonalari ko'rinishida taqdim etilishi mumkin. Sintez jarayonida, loyihaning boshlang'ich modullari asosida, tarmoqlar ro'yxati tuziladi, keyinchalik ular kuzatuv yordamida dastlabki ma'lumotlar sifatida ishlatiladi. Qurilmaning funktsional simulyatsiyasi signal uzatilishining kechikishining haqiqiy qiymatlarini hisobga olmagan holda amalga oshiriladi va chiqish signallarining mo'ljallangan qurilmaning algoritmlariga mos kelishini tekshirishga imkon beradi. Loyihani kristallga yo'naltirish bosqichida bajariladigan funktsiyalar ishlatilgan FPGA oilasiga qarab CLB (Configurable Logic Block) yoki Macrocell makrosellariga o'rnatiladigan mantiqiy bloklarga bo'linadi va kristalda kerakli ulanishlar hosil bo'ladi. Loyihani kristallga kuzatish jarayonida, shuningdek, qurilmaning to'liq (vaqtinchalik) simulyatsiyasi uchun zarur bo'lgan signal tarqalishining kechikishining haqiqiy qiymatlari aniqlanadi. Kuzatuv bosqichining asosiy natijasi - bu mo'ljallangan qurilmani amalga oshiruvchi FPGA konfiguratsiyasi haqidagi ma'lumotlarni o'z ichiga olgan faylning shakllanishi. Raqamli qurilmalarni ishlab chiqish jarayonining tugallanishi - tegishli dasturlar va yuklash kabeli yordamida konfiguratsiya ma'lumotlarini chipga yuklash.

E'tibor bering, modellashtirishning funktsional va vaqtinchalik bosqichlari ixtiyoriy. Bu bosqichlarni e'tiborsiz qoldirish tavsiya etilmaydi, chunki Xilinx -ning SAPR paketlarini modellashtirishning yuqori samarali vositalari mumkin bo'lgan xatolarni aniqlay oladi va shu bilan qurilmaning umumiy ishlab chiqish vaqtini sezilarli darajada kamaytiradi. Agar biron bir bosqichda xatolar topilsa (masalan, funktsional modellashtirish bosqichida yoki vaqtincha modellashtirishning qoniqarsiz natijalarini olganda), siz loyihaning dastlabki tavsiflarini ishlab chiqish bosqichiga qaytishingiz, kerakli o'zgartirishlarni kiritishingiz va takrorlashingiz kerak. keyingi bosqichlar.
Quyida WebPACK ISE to'plami muhitida raqamli qurilmani yaratishning bosqichma-bosqich jarayoni qisqacha tasvirlangan.