Микросхема моделирование проектирование

Подготовка структурной части модели микросхем
Структурная часть модели включает: имя каждой части модели, общее описание элемента, тип ИС, тип элемента, сведения о количестве, обозначениях и функциональном назначении контактов, размерность сигналов на контактах, число и pазмеpность собственных параметров (СП) элемента, предельные величины задержки и напряжения питания, значения максимальной частоты работы и нагрузочной способности элемента.
Для подготовки структурной части модели необходимо получить условно-графическое изображение (или УГО). На рисунках показаны УГО микросхем К155ЛИ5, К155ИМ1, К155ИЕ8 соответственно.
Рисунок 3. УГО микросхемы К155ЛП5
Рисунок 4. УГО микросхемы К155ИМ3
Рисунок 5. УГО микросхемы К155ИР13
Схема К155ЛП5 (рисунок 3) представляет четыре элемента исключающее ИЛИ. Операция, которую он выполняет, часто называют «сложение по модулю 2». На самом деле, на этих элементах строятся цифровые сумматоры.
Схема К155ИМЗ (рисунок 4) представляет собой быстродействующий 4-разрядный двоичный сумматор. Функциональная схема сумматора, приведенная на рис. 5 имеет по два информационных входа А и В на каждый разряд, вход переноса РО, четрые выхода суммы с каждого разряда S1, S2, S3, S4 и выход переноса с четвертого разряда Р4.
Схема предназначена для сложения двух 4-разрядных двоичных чисел. Операция сложения в сумматоре выполняется параллельно, а операция переноса - последовательно. Наличие инверсии между входом и выходом переноса одного разряда приводит к необходимости в инвертировании входных сигналов четных разрядов.
Результат суммирования снимается с выходов нечетных разрядов в прямом коде, а с выходов четных разрядов - в инверсном. Состояние выходов сумматоров и зависимости от состояний входов приведены.
После выполнения внешних соединений схема К155ИМЗ может быть использована в качестве 3- разрядного суммирующего устройства. На объединенные входы А4 и В4 подается уровень логического "О" или логической "1". При этом результат суммы снимается с выхода S3, а перенос -с выхода S4. Из схемы К155ИМЗ можно получить два независимых сумматора: 2-разрялный и одноразрядный. В 2-разрядном сумматоре слагаемые подаются на входы А1, В1 и А2. В2. Входы A3 и ВЗ объединяются и на них подается уровень логической "1" или логического "О".
Результат суммирования снимается с выхода S2, а перенос - с выхода S3.
Слагаемые второго сумматора подаются на входы А4 и В4, сумма снимается с выхода S4, а перенос - с выхода Р4.
Схема К155ИР13 (рисунок 5) представляет собой 6-разрядный двунаправленный регистр сдвига с последовательным и параллельным занесением информации.
Схема имеет входы последовательного занесения D+ при сдвиге вправо и D- при сдвиге влево, восемь входов параллельного занесения Dl - D8, тактовый счетный вход С, управляющее входы VI и V2 для выбора режима работы, вход установки в "О" R и восемь выходов каждого разряда 1-8.
В зависимости от состояний установочных входов VI, V2, и R схема может работать в различных режимах:
- последовательного занесения со сдвигом вправо;
- последовательного занесения со сдвигом влево;
- параллельного занесения;
- хранения;
- установки в "О".
При работе схемы в режиме последовательного занесения со сдвигом информации вправо на вход V1 подается уровень логического "О", а на вход V2 - уровень логической"!".
Информация в последовательном коде поступает на информационный вход D+. Сдвиг вправо на один разряд выполняется синхронно при каждом положительном перепаде тактового импульса.
Бели на управляющий вход VI подать уровень логической "1", а на вход V2 уровень логического "О", то на каждый положительный перепад тактового импульса будет осуществляться сдвиг влево. При этом вновь поступающая информация подается на последовательный вход сдвига влево I.)..
Параллельное занесение информации осуществляется через информационные входы D1 - D8, когда оба установочных входа находятся в состоянии логической "1". На выходах регистра информации в параллельном коде появится синхронво по положительному перепаду тактового импульса.
При подготовке структурной части модели необходимо подготовить следующие исходные данные:
- имя для формируемой модели элемента;
- функциональное назначение элемента (в виде текста);
- обозначение заданной ИС (из задания);
- тип (аналоговый, цифровой, аналого-цифровой) и особенности элемента;
- уровень вложенности - всегда 0;
- нагpузочная способность и максимальная частота pаботы (из справочника);
- описание контактов - номер, назначение, размерность сигнала (из справочника);
- описание СП модели - всегда 0;
- значение задержки (из справочника);
- напряжение питания элемента (из справочника);
- логическое значение на незадействованном контакте (для ТТЛ - значение 1).
Данные можно поделить на общие и индивидуальные. Общие данные представлены в таблице 3.1, а индивидуальные для каждой из ИС в таблице 3.2.
Таблица 1
Общие данные для всех микросхем.

Характеристики ИС	Значение
Нагрузочная способность	10
Максимальная частота	25
Описание СП	0
Логические значение на незадействованном контакте	1

Задание имени модели, сгруппированное по функциональному назначению. Первая буква имени определяется, как D - для цифровых интегральных схем (ИС, БИС). Вторая буква задается из таблицы 1 - по приставке заданной серии ИС находится Приставка имени модели», к ней добавляется цифра из серии заданной ИС. Следует иметь ввиду, что пользователь может вводить и иные правила определения имен файлов и моделей. Например, определить имя модели для микросхемы К155ЛИ5, оно определяется, как DI5, где
D - модель цифровая;
I - приставка имени модели (серии ЛИ соответствует буква I);
5- цифра серии заданной ЛА - К155ЛИ5.
К оставшемся двум схемам К155ИМ1 и К155ИЕ8 применим тот же алгоритм и получим для К155ИМ1 имя SDS1, а для К15ИЕ8 - SDC8.
Различают элементы комбинационные и с памятью. Установившиеся значения выходных сигналов комбинационного элемента полностью определяется значениями на входах. Значения выходных сигналов элементов с памятью определяются не только значениями на входах, но и предыдущими состояниями элементов памяти. Для хранения информации о состоянии памяти вводятся дополнительные внутренние контакты, количество которых определяется числом триггеров логической схемы элемента. Им присваиваются номера незадействованных контактов ИС и/или вводятся дополнительные (далее фиктивные) контакты. Последние имеют номера больше, чем максимальный номер контакта реальной ИС. Естественно, при этом число контактов модели будет больше, чем у реальной ИС.