Rawajlandiriw ministrligi

Juwmaqlaw
Quite Universal Circuit Simulator atı menen de belgili Qucs ashıq derekli, grafik hám grafik elektron sxema hám sxema simulyatori retinde islep shıǵılǵan. Programma DC, AC, S-parametrleri, garmonik teń salmaqlılıq analizi, shawqım analizi hám basqalar sıyaqlı elektron simulyatsiyaning barlıq túrlerin qollap -quwatlaydı. Simulyatsiya nátiyjelerin prezentaciya betinde yamasa programma aynasında kóriw múmkin.
Qucsator, programmanıń server tárepi, simulyator buyrıq qatarı Qucs maǵlıwmatlar kompleksiniń málim bir kirgiziw / shıǵıw formatı ushın tarmaqlar dizimin basqaradi. Ol Qucs joybarı menen islew ushın únsizlik boyınsha jaratılǵan, biraq odan basqa qosımshalar menen de paydalanıw múmkin. Programma verilog-A faylları menen ramz suwretlerin C++ kodına kirip qılıwdı, verilog-HDL belgileri hám vHDL kishi shınjırları menen tuwrıdan-tuwrı baylanıstı qollap -quwatlaydı. Eń sońǵı versiyaları Qucs GNU/Octave interfeysine iye.

Tiykarǵı ayrıqshalıqlar hám funktsiyalar

tekstli hújjetlerde verilog-HDL hám verilog-A sintaksisini qollap-quwatlaw ;
C ++ kodın kirip qılıwdı qollap-quwatlaw ;
verilog-HDL hám vHDL tómengi shınjırları ushın teńlemelerdi qollap-quwatlaw ;
aldınan kompilyatsiya etilgen vHDL modulları hám kitapxanaları ;
barlıq zamanagóy komponentlerdi qollap-quwatlaw ;
ashıq derek keńeytpelerdi islep shıǵıw imkaniyatın beredi;
sazlanıwı hám keńeytiriliwi múmkin bolǵan interfeys;
ornatılǵan fayl konvertori;
qosımsha interfeys tillerin júklep alıw múmkinshiligi.

Paydanilǵan ádebiyatlar.

1. 
   M. M. Aripov, T. Imomov, M. B. Sagatov “Axborot texnologiyalari»Tashkent 2003
   
2. 
   А.С .Каримов., М.М. Мирхайдаров «Электротехника ва электроника
   
3. 
   И.С. Иванов., Л.А. Равдоник. “Электротехника” Москва 1998 г.
   
4. 
   «Электротехника» под редакцией проф. В.Г. Герасимова. Москва 1996 г.
   
5. 
   www.google.com
   
6. 
   www.arxiv.uz
   
7. 
   www.ZiyoNet.uz