5. элементы импульсной и цифровой техники

5.3.2. Интегральные триггеры

Структурно интегральные триггеры (триггеры в интегральном исполнении) состоят из собственно триггера и схемы управления входами, которую называют входной логикой. В зависимости от принципа построения входной логики различают триггеры по функциональному назначению.

По способу управления триггеры могут быть асинхронными и синхронными (тактируемыми). Асинхронные триггеры переключаются непосредственно с поступлением на управляющий вход сигнала. Синхронные триггеры имеют дополнительный тактовый вход С и переключаются при одновременном поступлении управляющего и тактового импульсов.
Существуют однотактные (обозначение Т) и двухтактные (обозначение ТТ) триггеры. Однотактные триггеры переключаются по переднему фронту тактового импульса, двухтактные – по заднему фронту тактового импульса.
Интегральные триггеры имеют два взаимоинверсных выхода – прямой Q («ку») и инверсный («не ку»). Триггер находится в состоянии «1», если Q = 1, а = 0.
RS – триггер. Представленная на рис. 5.5 ячейка триггера является по сути простейшим аналогом асинхронного RS – триггера. По входу S триггер устанавливается в состояние «1», по входу R триггер опрокидывается в состояние «0».
При отсутствии управляющих сигналов (R = 0, S = 0) триггер сохраняет предыдущее состояние. Такая комбинация входных сигналов называется памятью. Комбинация входов (R = 1, S = 1) является запрещенной.
RS триггер может быть построен на логических элементах ИЛИ – НЕ (рис.5.6,а) и называется триггером с прямыми входами, или на элементах И – НЕ и называется триггером с инверсными входами (рис. 5.6, б). Условное обозначение триггеров приведено на рис. 5.6, в, г.





D – триггер. Его иное название - триггер задержки. Имеет два входа: информационный D (delay - задержка) и тактовый С (рис. 5.7, а). Триггер срабатывает только в моменты поступления переднего фронта тактовых импульсов на вход С: если D = 1, то Q = 1, если D = 0, то Q = 0.