7 маъруза Комбинацион турдаги рақамли схемалар Режа

Дешифратор шифраторга тескари бўлган амални бажаради. Агар дешифраторнинг n адрес киришлари унинг m чиқишлари сони билан m=2n муносабат билан боғланган бўлса, бундай дешифратор тўлиқ деб аталади. Агар m<2n бўлса, дешифратор тўлиқ эмас деб аталади.

• Дешифратор шифраторга тескари бўлган амални бажаради. Агар дешифраторнинг n адрес киришлари унинг m чиқишлари сони билан m=2n муносабат билан боғланган бўлса, бундай дешифратор тўлиқ деб аталади. Агар m<2n бўлса, дешифратор тўлиқ эмас деб аталади.

“10 дан 4 га” шифратор ва “4 дан 10 га”дешифраторнинг шартли белгиланиши

“10 дан 4 га” шифратор (“4 дан 10 га дешифратор”)нинг ҳақиқийлик жадвали (тўлиқ эмас)

Шифраторнинг блок – схемаси

Дешифратор блок – схемаси (“2 дан 4 га”)

Мультиплексорлар бир неча манбадан берилаётган маълумотларни битта чиқиш каналига узатишни бошқариш учун мўлжалланган.

• Мультиплексорлар бир неча манбадан берилаётган маълумотларни битта чиқиш каналига узатишни бошқариш учун мўлжалланган.
• Мультиплексорда икки турдаги кириш киришлар мавжуд: маълумотлар ва адрес учун (бошқарувчи). У ёки бу Аi кириш линиясини танлаш берилаётган S0, S1, … адрес коди билан белгиланади. Бошқарув киришлари n – та бўлса, Si бошқарув сигналларининг М=2n та комбинациясини амалга ошириш мумкин.

Демультиплексор бир каналдан қабул қилинган маълумотларни бир неча қабул қилгичларга тақсимлаш вазифасини, яъни мультиплексиялашга тескари бўлган амални бажаради. Қабул қилгич рақами унинг адрес киришларига берилган код комбинацияси билан аниқланади.

• Демультиплексор бир каналдан қабул қилинган маълумотларни бир неча қабул қилгичларга тақсимлаш вазифасини, яъни мультиплексиялашга тескари бўлган амални бажаради. Қабул қилгич рақами унинг адрес киришларига берилган код комбинацияси билан аниқланади.
• Демультиплексор битта маълумот кириши,
• n – та адрес кириши ва М=2n чиқишга эга.