Анализ вариантов реализации системы

Модель счётчика в EWB.
Рис. 5.
Входы ИМС 74163:
VCC - питание;
GND - «земля»;
CLK - синхровход;
CLR’ - вход очистки, управляется низким уровнем;
A, B, C, D - входы загрузки;
QA, QB, QC, QD - выходы счётчика;
LOAD’ - вход разрешения загрузки, управляется низким уровнем;
ENP и ENT - входы разрешения счёта, управляются высоким уровнем;
RC0 - выход переброса, высокий уровень появляется при переходе от пятнадцатого импульса к нулевому.
Принцип работы счётчика.
На синхровход первой ИМС от функционального генератора подаются сигналы. На входы второй ИМС также подаются сигналы, но, тем не менее, она остаётся заблокированной, так как на её входы разрешения счёта подключены к выходу RC0 первой ИМС, срабатывающему только при появлении пятнадцатого импульса. Когда на данном выходе высокий уровень, второй ИМС разрешается вести подсчёт, и она фиксирует следующий импульс, после которого блокируется из-за отключения RC0.
Таким образом, осуществляется переход между разрядами шестнадцатеричного числа, двоичное представление которого и подсчитывается устройством. Принцип работы счетчика так же можно представить в виде таблицы истинности (табл. 1)
Система сброса срабатывает при достижении счётчиком шестнадцатеричного числа «1D» (или «11101» в двоичной системе счисления). Состоит из четырёх-входового конъюнктора и логического элемента «Сложение по модулю два». При достижении счётчиком шестнадцатеричного числа «1D» (или «11101» в двоичной системе счисления) на выходе конъюнктора образуется логическая единица, поступающая на второй вход логического элемента «Сложение по модулю два» (на первом же входе всегда высокий уровень), тем самым на выходе образуется низкий уровень, поступающий на вход очистки.

Таблица работы счётчика.
Табл. 1.
Разработка формирователя 1, формирователя 2, формирователя 3.

Дешифратором (декодером) называется цифровое устройство комбинационного типа, осуществляющее преобразование n-разрядного двоичного кода в m-разрядный унитарный код.
Унитарный код (код «1 из m») может быть прямым (одна «1» в некотором разряде m-разрядного двоичного кода и m-1 нулей) или обратным (один «0» и m-1 единиц).
Примеры записи унитарного кода для m=8:
прямого – 0001 000, 0100 000, ... 2) обратного – 1101 111, 0111 111, ...
Дешифраторы входят в состав практически всех серий цифровых интегральных микро схем и отличаются:
-числом выходов (полные и неполные дешифраторы);
-видом преобразования - в прямой (прямые выходы) или обратный (инверсные выходы) унитарный код;
-наличием или отсутствием управляющего входа. Сигнал на этом входе разрешает или запрещает выполнение микросхемой операции дешифрирования;
-быстродействием, которое характеризуется средним временем задержки распространения сигнала от входа до выхода t;
-энергопотреблением; т.е. мощностью, потребляемой от источника питания.
Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.
Демультиплексор — устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Дешифратор можно рассматривать как демультиплексор, у которого информационный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора.
На входы загрузки дешифраторов подаются сигналы младших разрядов со счетчика. Старший разряд подключается ко входу разрешения загрузки Е’, причем к одному дешифратору подключается прямой сигнал, к другому – инверсный. Это позволяет дешифраторам работать по очереди (первый работ при счете 0-15, второй при счете 16-29), в то время как у другого дешифратора на все выходы подается высокий уровень.

Инверсные выходы дешифратора необходимой разрядности подключаются к конъюнкторам. Если для подключения выходов потребовалось несколько конъюнкторов, то они подключаются к логическому элементу «И-НЕ». Таким образом если номер такта не совпадает ни с одним из подключенных выходов дешифратора, то на логический элемент «И-НЕ» подается высокий уровень, а на выходе из него получается низкий. Если же номер такта совпадает с одним из подключенных выходов дешифратора, то на логический элемент «И-НЕ» подается низкий уровень, который на выходе преобразуется в высокий.
Итак, на выходе Формирователя (Рис. 6) получается тридцатиразрядная периодично повторяющаяся последовательность, указанная в техническом задании.
Для снятия одновременно трех последовательностей необходимо три таких устройства подключить параллельно.