Eva-CiM: Xotirada hisoblash arxitekturasi uchun tizim darajasidagi energiyani baholash asosi kirish antract

8. ADABIYOTLAR
C. Kozyrakis, R. Thomas va K. Yelick, "Intelligent ram (iram): chips that
eslab and compute", IEEE xalqaro qattiq holat sxemalari konferensiyasida,
1997, s. 224-225.
J. Granacki, J. Shin, C. Chen, CW Kang, I. Kim va G. Daglikoca, "The
Architecture of the DIVA Processing-in-memory Chip", ACM International
Conference on Supercomputing (ICS), 2002, pp. 14–25.
NP Jouppi, "McPAT: ko'p yadroli va ko'p yadroli arxitekturalar uchun
integratsiyalashgan quvvat, maydon va vaqtni modellashtirish tizimi", IEEE/
ACM xalqaro mikroarxitektura simpoziumida (MICRO), 2009, s. 469–480.
[19] J. Ahn, S. Yoo, O. Mutlu va K. Choi, IEEE/ACM kompyuter boÿyicha xalqaro
simpoziumda “PIM-ni qoÿllab-quvvatlovchi koÿrsatmalar: kam yuklangan,
joylashuvni hisobga olgan holda xotirada ishlov berish arxitekturasi” Arxitektura
(ISCA), 2015, bet. 336–348.
[5] PNA Halevy va F. Pereira, "Ma'lumotlarning asossiz samaradorligi", IEEE
Intelligent Systems, jild. 24, yo'q. 2, bet. 8–12, 2009 yil.
[28] Synopsys Inc., “HSPICE Version J-2014.09-SP2,” 2014 yil.
[33] M. Zabihi, Z. Chowdhury, Z. Zhao, UR Karpuzcu, J. Wang va S. Sapatnekar,
“In-memory processing onrom apparat design to application mapping”,
IEEE Transactions on Computers, pp. 1–1, 2018.
[34] V. Seshadri, D. Li, T. Mullins, X. Hassan, A. Boroumand, J. Kim,
[21] P. Chi, S. Li, C. Xu, T. Chjan, J. Chjao, Y. Liu, Y. Vang va Y. Xie, “PRIME:
Neyron tarmoq uchun xotirada yangi ishlov berish arxitekturasi ReRAM-ga
asoslangan asosiy xotirada hisoblash, SIGARCH Comput. me'mor.
Yangiliklar, jild. 44, yo'q. 3, bet. 27-39 iyun. 2016 yil.
[25] J. Liu, X. Zhao, M. Ogleari, D. Li va J. Zhao, “Energiyani
tejaydigan neyron tarmoqlarni oÿqitish uchun xotirada ishlov berish: heterojen
yondashuv”, IEEE/ACM xalqaro simpoziumida Mikroarxitektura, 2018, bet.
185–197.
[17] J. An, S. Xong, S. Yoo, O. Mutlu va K. Choy, “Scalable
Saidi, A. Basu, J. Hestness, D. Hower, T. Krishna, S. Sardashti, R. Sen, K.
Sewell, MSB Altaf, N. Vaish, MD Hill va DA Wood, "The gem5 simulator,"
SIGARCH Kompyuter arxitekturasi yangiliklari, jild. 39, yo'q. 2, bet. 1–7, 2011
yil.
Spin-transfer momentli magnitli operativ xotira,” IEEE Trans.
[7] SW Keckler, WJ Dally, B. Khailany, M. Garland va D. Glasco, "Gpus and the
future of parallel computing", IEEE Micro, jild. 31, yo'q. 5, bet. 7–17, 2011 yil.
[11] K. Mai, T. Paaske, N. Jayasena, R. Xo, WJ Dalli va M. Horowitz, “Aqlli xotiralar:
modulli qayta konfiguratsiya qilinadigan arxitektura”, IEEE/ACM kompyuter
arxitekturasi simpoziumida (ISCA), iyun 2000, bet. 161–171.
[14] A. Sebastyan, T. Tuma, N. Papandreu, M. Le Gallo, L. Kull,
Spetsifikatsiya Rev. 2.0 (2013).
Xotirada qayta ishlash”, ACM xalqaro simpoziumida yuqori samarali
parallel va taqsimlangan hisoblashlar (HPDC), 2014, bet. 85–98.
[27] M. Xie, S. Li, AOG-MP ona, J. Xu, Y. Vang va Y. Xie, “MAQSAD: O'zgaruvchan
bo'lmagan asosiy xotira uchun tezkor va energiya tejovchi AES xotirada
amalga oshirish, ” ” Yevropada IEEE/ACM dizayn, avtomatlashtirish sinovi
konferentsiya ko'rgazmasida (DATE), 2018 yil mart, pp. 625–628.
S. Ghose va O. Mutlu, IEEE International Conference on Computer Design
(ICCD), 2016 yil oktyabr, pp. 25–32.
[24] D. Reis, M. Niemier va XS Xu, IEEE/ACM xalqaro kam quvvatli elektronika
va dizayn simpoziumida (ISLPED), 2018 yil, pp. 24:1–24:6.
[30] JEDEC Solid State Technology Assotsiatsiyasi, "Yuqori tarmoqli kengligi
xotirasi (HBM) DRAM", JESD235 standarti, 2013 yil.
[35] S. Li, C. Xu, Q. Zou, J. Zhao, Y. Lu va Y. Xie, “Pinatubo: A
[26] Z. Chowdhury, JD Harms, SK Khatamifard, M. Zabihi, Y. Lv, AP
[10] M. Oskin, F. T. Chong va T. Shervud, “Faol sahifalar: a
[12] J. Draper, J. Chame, M. Xoll, C. Stil, T. Barret, J. LaKos,
[23] A. Agraval, A. Jaisval, C. Li va K. Roy, “X-SRAM: Enabling
[18] B. Akin, F. Franchetti va JC Hoe, IEEE/ACM xalqaro simpoziumida kompyuter
arxitekturasi (ISCA), 2015 yil, pp. 131–143.
[2] S. Li, JH Ahn, RD Strong, JB Brokman, DM Tullsen va
Juda katta masshtabli integr. Tizim, jild. 26, yo'q. 3, bet. 470-483, mart. 2018.
[1] NL Binkert, BM Beckmann, G. Black, SK Reinhardt, AG
[9] D. Patterson, T. Anderson, N. Cardwell, R. Fromm, K. Keeton,
[15] A. Farmahini-Farahani, JH Ahn, K. Morrow va NS Kim, “Nda: Near-dram
acceleration architect leveraging commodity dram devices and standard
memory modules,” IEEE International Simpozium on High Performance
Computer Architecture (HPCA) , 2015 yil fevral , bet. 283–295.
[32] A. Jaiswal, A. Agrawal va K. Roy, "In-situ, in-xotirada kuchlanish bilan
boshqariladigan magnit anizotropiyaga asoslangan holatli vektor mantiqiy
operatsiyalari", Ilmiy hisobotlar, jild. 8, yo'q. 1, p. 5738, 2018 yil.
MA Kozuch, O. Mutlu, PB Gibbons va TC Mowry, "Buddy-ram:
DRAM yordamida ommaviy bitli operatsiyalarning ishlashi va samaradorligini
oshirish ", CoRR, vol. abs/1611.09988, 2016 yil.
SIGARCH hisoblash. me'mor. Yangiliklar, jild. 43, yo'q. 3, bet. 105–117, iyun.
2015 yil.
[22] S. Aga, S. Jeloka, A. Subramaniyan, S. Narayanasamy, D. Blaauw va R. Das,
"Hisoblash keshlari", IEEE xalqaro simpoziumida yuqori samarali kompyuter
arxitekturasi (HPCA), 2017 yil fevral, pp. . 481–492.
[4] S. Jain, A. Ranjan, K. Roy va A. Raghunatan, “Computing in in
[8] BHM Gokhale va K. Iobst, “Processing in Memory: The Terasys Massively
Parallel PIM Array,” IEEE Transactions on Computers, jild. 28, yo'q. 4, bet.
1995 yil 23-31 aprel.
Intellektual xotira uchun hisoblash modeli”, IEEE/ACM kompyuter arxitekturasi
simpoziumida (ISCA), 1998 yil iyul, bet. 192–203.
Fridman, A. Kolodniy va UC Weiser, "MAGIC-Memristor-Aided Logic," IEEE
Transactions on Circuits and Systems II: Express Briefs, jild. 61, yo'q. 11, bet.
895–899, 2014 yil noyabr.
[20] K. Xsieh, S. Xan, N. Vijaykumar, KK Chang, A. Boromand,
CMOS statik tasodifiy kirish xotiralarida xotira ichidagi mantiqiy hisoblashlar,”
IEEE sxemalari va tizimlari bo‘yicha tranzaksiyalari I: Muntazam qog‘ozlar,
jild. 65, yo'q. 12, bet. 4219–4232, 2018 yil dekabr.
Lyle, SS Sapatnekar, UR Karpuzcu va J. Vang, "Spintronics yordamida
xotirada samarali ishlov berish", IEEE Computer Architecture Letters,
jild. 17, yo'q. 1, bet. 42-46 yanvar, 2018 yil.
parallel grafik ishlov berish uchun xotirada ishlov berish tezlatgichi,
[13] Gibrid xotira kublari konsorsiumi, “Gibrid xotira kubi
T. Parnell va E. Eleftheriou, "Hisoblash fazasini o'zgartirish xotirasi yordamida
vaqtinchalik korrelyatsiyani aniqlash", Nature Communications, jild. 8, yo'q.
1, p. 1115, 2017 yil.
[3] M. Poremba, S. Mittal, D. Li, JS Vetter va Y. Xie, IEEE/ACM Design,
Automation & Test in Europe konferensiyasida “TAQDIR: Rivojlanayotgan
3D NVM va eDRAM keshlarini modellashtirish vositasi” & Ko'rgazma (DATE),
2015, s. 1543–1546
[6] S. Paul va S. Bhunia, Energiya tejamkor mustahkam tizimlar uchun xotira bilan
hisoblash, 1-nashr. Springer Nyu-York, 2014 yil.
[29] G. Singx, L. Chelini, S. Korda, AJ Avan, S. Stuyk, R. Jordans, X. Korporaal
va A.-J. Boonstra, "Yaqin xotirali hisoblash arxitekturasini ko'rib chiqish:
Imkoniyatlar va muammolar", Euromicro raqamli tizim dizayni bo'yicha
konferentsiyada, 08 2018 yil, bet. 1–10.
[31] S. Kvatinskiy, D. Belousov, S. Liman, G. Satat, N. Vald, E.G.
Rivojlanayotgan uchuvchan bo'lmagan xotiralarda ommaviy bitli operatsiyalar
uchun xotirada ishlov berish arxitekturasi, IEEE/ACM dizaynni avtomatlashtirish
konferentsiyasida, 2016 yil, bet. 173:1–173:6.
[16] D. Chjan, N. Jayasena, A. Lyashevskiy, JL Greathouse, L. Xu va M. Ignatowski,
“TOP-PIM: o'tkazuvchanlikka yo'naltirilgan dasturlashtiriladigan
12
Bundan tashqari, CiM modulining o'zi tomonidan har bir CiM
ishlashi uchun energiya ortishi tufayli kattaroq xotira hajmiga ega
CiM uchun bu har doim ham foydali emas. Va nihoyat, Eva-CiM
turli xil arxitektura konfiguratsiyalari va texnologiyalarining ta'sirini
baholaydi va natijalar CiM mos ravishda SRAM uchun 1,3-6,0 × va
FeFET-RAM uchun 2,0-7,9 × energiya yaxshilanishini ta'minlashi
mumkinligini ko'rsatadi .
CiM tomonidan qo'llab-quvvatlanadigan xotiraga kirishlar sonini va
uning CiM-ga asoslangan bo'lmagan dizaynga nisbatan energiya
yaxshilanishini o'rganing. Ko'p darajali xotira ierarxiyasiga ega tizim
uchun ma'lumotlarga sezgir mezon CiM-ga sezgir emasligi aniqlandi.
Machine Translated by Google

---

[46] K. Chen, S. Li, N. Muralimanohar, JH Ahn, JB Brokman va NP Jouppi,
“CACTI-3DD: IEEE/ACM Design-da 3D-stacked DRAM asosiy xotirasi
uchun arxitektura darajasidagi modellashtirish,” Evropada
avtomatlashtirish testi konferentsiya ko'rgazmasi (DATE), 2012 yil mart, pp. 33–38.
13
[36] L.-Y. Huang, M.-F. Chang, C.-H. Chuang, C.-C. Kuo, C.-F. Chen,
T. Sota, K. Likharev va D. Strukov, "Ikki qatlamli Pt/Al2O3/TiO2-x/Pt memristorlari
bilan yonish tezligi neyromorfik tarmoq tasniflagichlarini modellashtirish va
amalga oshirish", IEEE Xalqaro elektron qurilmalar yig'ilishida (IEDM), dekabr
2015, bet. 17.4.1–17.4.4.
[47] R. Vattikonda, W. Wang va Y. Cao, IEEE/ACM Design Automation Conference
(DAC), 2006 yil, pp. 1047–1052.
ferroelektrik tranzistorlar uchun sxemaga mos keladigan ziravorlar modeli,
”IEEE Elektron Device Letters, jild. 37, yo'q. 6, bet. 805–808, 2016 yil.
[40] D. Li, J. Park, K. Mun, J. Jang, S. Park, M. Chu, J. Kim, J. No, M. Jeon, BH Li,
B. Li, B. Li, va H. Hwang, IEEE xalqaro elektron qurilmalar yig'ilishida (IEDM),
2015 yil dekabr, pp . 4.7.1–4.7.4.
2012 yil.
[38] X. Yin, M. Niemier va XS Xu, "Design and benchmarking of ferroelectric fet
based tcam", in Design, Automation Test in Europe Conference Exhibition
(DATE), 2017, Mart 2017, pp. 1444–1449
[45] X. Dong, C. Xu, Y. Xie va NP Jouppi, “NVSim: A Circuit-Level Performance,
Energy, and Area Model for Emerging Nonvolatile Memory,” IEEE Transactions
on Computer-Aided Design of Integrated Circuits and Tizimlar, jild. 31, yo'q. 7,
bet. 994–1007 yil iyul
[44] Intel Corp., “Nios II Processor”, Mountain View, CA, AQSH, 2017 yil.
[39] M. Prezioso, I. Kataeva, F. Merrix-Bayat, B. Xoskins, G. Adam,
G.-H. Yang, H.-J. Tsay, T.-F. Chen, S.-S. Sheu, K.-L. Su, F.T.Chen, T.-K. Ku,
M.-J. Tsay va M.-J. Kao, VLSI bo'yicha IEEE simpoziumida "ReRAM-ga
asoslangan 4T2R uchuvchan bo'lmagan TCAM NVM-stressni 7 baravar
kamaytirdi va katta ma'lumotlarni qayta ishlashda ishlatiladigan, bir zumda
o'chirilgan filtrga asoslangan qidiruv tizimlari uchun tezlikni so'z uzunligini 4
baravar oshirdi" Circuits, 2014 yil iyun, bet. 1–2.
"Yuqori o'lchovli assotsiativ xotirani o'rganish", 2017 yilda IEEE xalqaro
yuqori samarali kompyuter arxitekturasi simpoziumida (HPCA), 2017 yil fevral,
pp. 445–456.
[43] TE Carlson, W. Heirman, S. Eyerman, I. Hur va L. Eeckhout, "An evaluation of the
high-level mechanistic core models", ACM Transactions on Architecture and
Code Optimization (TACO), pp. 28:1–28:25, 2014.
[37] M. Imani, A. Rahimiy, D. Kong, T. Rosing va J. M. Rabaey,
[42] D. Sanches va C. Kozyrakis, “Zsim: Tez va aniq
[48] A. Aziz, S. Ghosh, S. Datta va S. K. Gupta, “Fizikaga asoslangan
[41] M. Jerri, P. Chen, J. Chjan, P. Sharma, K. Ni, S. Yu va S. Datta, IEEE
International Electron da "chuqur neyron tarmoqni o'qitishni tezlashtirish
uchun ferroelektrik fet analog sinapsi" Devices Meeting (IEDM), 2017 yil
dekabr, pp. 6.2.1–6.2.4.
Ming yadroli tizimlarning mikroarxitektura simulyatsiyasi”, IEEE/ACM
xalqaro kompyuter arxitekturasi simpoziumida (ISCA), 2013, bet. 475–486.
Machine Translated by Google