Александр СОТНИКОВ
alexander.sotnikov@analog.com.ru
16
ЦСП
www.finestreet.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ •
№ 6 '2007
Архитектура ADSP BF561
В основе процессора ADSP BF561,
как и его
предшественников ADSP BF535 и ADSP
BF531/2/3, лежит «микросигнальная» архи-
тектура MSA (Microsignal architecture), разра-
ботанная
совместно компаниями Analog
Devices и Intel. Основные функциональные
блоки процессора ADSP BF561 показаны
на рис. 1.
ADSP BF561 — это
симметричный двухъ-
ядерный процессор, то есть два его ядра пол-
ностью идентичны и равноправны.
Каждое
из ядер включает в себя следующие компо-
ненты (рис. 2):
•• вычислительный блок;
•• регистровые файлы;
•• блок формирования адресов;
•• блок управления.
Основу вычислительного
блока составля-
ют два умножителя-накопителя (MAC),
каждый из которых представляет собой ком-
бинацию 16-разрядного умножителя и 40-
разрядного аккумулятора. Стандартные
арифметические
и логические операции над
16- и 32-разрядными данными производят-
ся двумя 40-разрядными арифметико-логи-
ческими устройствами (АЛУ). 40-разрядное
устройство
сдвига позволяет выполнять
операции логического, арифметического
и циклического сдвига,
осуществлять нор-
мализацию и извлечение экспоненты, ма-
нипулировать отдельными битами или на-
борами битов входных операндов. Кроме
того, в состав
вычислительного блока вхо-
дят четыре 8-разрядных видео-АЛУ, под-
Стремление разработчиков устройств цифровой обработки сигналов к ми$
ниатюризации и снижению стоимости конечных продуктов стимулирует
создание цифровых сигнальных процессоров (ЦСП) высокой степени ин$
теграции, которые бы эффективно справлялись как с типовыми вычисли$
