Laboratoriya ish№ Mavzu: Impuls signallarni generatsiyalash va shakllantirish sxemalarini tadqiq etish. Ishning maqsadi

Laboratoriya ish№ 6.
Mavzu: Impuls signallarni generatsiyalash va shakllantirish sxemalarini tadqiq etish.
Ishning maqsadi: Impuls signallarni generatsiyalash va shakllantirish sxemalarini tadqiq etish
Ketma-ket raqamli qurilma kirishiga kodli so‘z belgilari bir vaqtda berilmaydi. Parallel raqamli qurilma kirishiga kirishiga har bir kirish belgi bir vaqtda beriladi. 3-rasmda bunday qurilmaga misol keltirilgan:

3-rasm. Mantiqiy qurilmani struktura sxemasi

Bunda kirishda 2 ta (I, II) uch razryadli signal belgilari bir vaqtda beriladi va chiqishda ham uch razryadli signal belgilari bir vaqtda chiqadi.

Aralash turli raqamli qurilmalarda kirish va chiqish kodli so‘zlari har xil turda beriladi. Masalan, kirishlar ketma- ket, chiqishlar parallel. Bunday qurilmalar kodli so‘zlarni birformadan boshqa formaga o‘tkazishda ishlatilishi mumkin (Masalan, ketma-ket formadan, parallel formaga va aksincha.
Avtomatlashgan tizimlarda axborot almashinishi signallar yordamida amalga oshadi. Signalni tashuvchilari sifatida fizik kattaliklar tushuniladi, masalan, tok, kuchlanish, magnit holatlar va h.k. Fizik kattaliklar o‘zining vaqt funksiyasi orqali yoki belgilangan fazoviy taqsimlanishida ifodalanadi


Mavzu: Web PACK ISE paketidagi raqamli mantiqiy qurilmalarni loyixalashtirish
Ishning maqsadi: Ushbu laboratoriya mashg'ulotlar talabalarga WebPACK ISE bilan tanishish imkonini beradi


Paketni ishga tushirish va loyihani yaratish

1. 
   Buyruqni bajaring Start > Programs > Design Suite 10.1 > ISE > Project Navigator.
   
2. 
   Project Navigator da quyidai buyuruqni bajaring File > New Project
   

Loyiha ierarxiyasi va raqamli qurilma kontaktlarini analiz qilish

1. Loyihaning ierarxik ko'rinishi sahifasi Sources da (6.9 -rasm):

• loyiha nomi - lab1;
• loyiha uchun tanlangan VLSI - xc5vlx30-1ff324;
• ierarxiyaning yuqori darajadagi fayli - lab1.sch;
• ierarxiyaning quyi darajadagi fayllari;
• loyiha sozlamalari bo'lgan fayl - lab1.ucf.

Loyihani amalga oshirish jarayoni tugagandan so'ng, xabar oynasida (Konsol yorlig'i) quyidagi xabar ko'rsatiladi: Process "Generate Programming File"completed successfully (6.19 -rasm). Lab1.bit fayli yaratiladi (bit kengaytmasi FPGA oilasining FPGAlari uchun amal qiladi).

27.19 –rasm. Kompilyatsiya hisoboti
Design Summary ga o'ting, u kompilyatsiya natijalari haqidagi hisobotni ko'rsatadi.