Лабораторная работа №9 неразрушающее сжатие информации

tд (с min)=tд (п)*N, где N – число ступеней конвейера.

С учетом задержек контроллера:

tд (с)=tд (с min)+ t зк, где t зк – дополнительные задержки контроллера – зависят не только от памяти , но и от конструкции контроллера.
Контроллер памяти в процессе работы вносит дополнительные задержки в передачу данных, в частности, дополнительную задержку при случайном доступе. Величины этих задержек, измеряемые в тактах, называются "тайминги" и записываются в виде трех или четырёх цифр. Величины таймингов устанавливаются пользователем через Bios Setup. Меньшие тайминги – означают снижение задержек (латентности) увеличение скорости, большие – увеличение задержек (латентности) но одновременно и повышение надежности считывания. Для каждого модуля, специфицируются рекомендованные величины таймингов.
2. Общая схема организации материнской платы ПЭВМ



ШП– шина памяти,
ЦП – центральный процессор,
СШ – системная шина,
СМЧ – северный мост чипсета - микросхема, включающая в себя контроллер памяти и контроллер шины AGP.
РП1, РПk – разъемы для установки модулей памяти.
AGP – высокоскоростная шина и разъем для установки видеоадаптера.
ЮМЧ – южный мост чипсета – микросхема, которая содержит множество устройств, таких, как PCI – шина подключения плат расширения, кроме видеоадаптера.
ШМ – шина моста – высокоскоростная шина, соединяющая две микросхемы "северный мост чипсета" и "южный мост чипсета".


Вариации схемы:
1. Микросхемы СМЧ и ЮМЧ могут быть объединены в одну микросхему, тогда ШМ не используется – одночиповый вариант.
2. В новые времена для снижения задержек обращения к памяти контроллер памяти был перенесён с материнской платы в состав процессора.


Частоты:
FSB (Fregency System Bus) – частота системной шины.
Все остальные частоты в ЭВМ вычисляются как доли этой частоты.