Mantiqiy avtomatika
Download 0.69 Mb.
|
mustaqil ish (4)
- Bu sahifa navigatsiya:
- Uzliksiz rektifikatsiya jarayonini kompyuterli modellashtirish.
- Foydalanilgan adabiyotlar
Schneider Electric
Ehtimol, Schneider Electric sanoat sektoridan tashqarida ushbu ro'yxatdagi boshqalar kabi taniqli emas, chunki uning muhim iste'mol mahsulotlari yo'q. Biroq, Schneider Electric yetakchi PLC yetkazib beruvchi hisoblanadi. Schneider Electric brendlaridan biri Modicon 1968 yilda AQShda birinchi PLC ishlab chiqargan deb ishoniladi. Keyin, bir qator qo'shilish va sotib olish orqali Schneider Electric 1999 yilda tashkil topgan. Bugungi kunda Fransiyaning Schneider Electric kompaniyasida 135 ming kishi ishlaydi, bozor kapitallashuvi taxminan 55 milliard dollarni tashkil etadi va yillik daromadi 27 milliard yevrodan oshadi. Uzliksiz rektifikatsiya jarayonini kompyuterli modellashtirish. Rektifikatsiya - o‘zaro to‘la yoki qisman erigan suyuqlik aralashmalarini teskari oqim bo'yicha harakatlanuvchi suyuqlik bug’lari o'rtasida issiqlik massasining almashish yo‘li bilan ajratish jarayoni bo‘lib, natijada yengil uchuvchi komponentlar yuqoriga (deflegmatorga) ko‘tariladi, og‘ir uchuvchi komponentlar esa pastga (kollonna tubiga) tushadi. Rektifikatsiya qurilmasi kub, N tarelkadan iborat kolonna va deflegmatordan tashkil topadi. Rektifikatsiya kolonnasining matematik modeli balans munosabatlari, bug’-suyuqlik muvozanati, massa uzatish kinetikasi va oqimlaming gidrodinamikasini hisobga olishi kerak. Modellarning asosini koloimariing material va issiqlik balanslari tashkil etadi. Bug’-suyuqlik muvozanati, massa uzatish kinematikasi va oqimlar gidrodinamikasi o‘zida mustaqil murakkab masalalarni namoyon qiladi. Fazaviy muvozanat, kinetika va gidrodinamikani hisoblashning turli usullaridan foydalanish balans munosabatlaridagi alohida koeffitsiyentlar yoki bog'liqliklarni o‘zgarishiga olib keladi, biroq yechimning umumiy algoritmini o‘zgartirmaydi. Belgilash: tarelkalar yuqoridan pastga tomon raqamlanadi; tarelka kondensator yoki deflegmator; tarelka kubning qaynatgichi. Asosiy qo‘yimlar: kolonnada faqat ikki fazalar - suyuqlik va bug1 bor; oraliq tarelkali oqimlarda, kub va kondensatordan tashqari, qo‘shimcha tanlab olishlar amalga oshirilmaydi; tarelkalar orasidagi sohada fazalar o'rtasida kontakt yo‘q; tarelkalar orasidan suyuqlikni olib ketib bo'Imaydi; kolonnaning tarelkalarga faqat massa uzatish jarayoni oqib keladi. Modeilarning afzalliklari: n-komponentli aralashma nazarda tutiladi, masalan, tarelkadagi suyuqlikning konsentratsyasi quyidagicha keltirilishi mumkin, har bir tarelkaga quyidagi konsentratsiyali suyuqlik manbai Fi ning oqimi kelishi mumkin: Shunday qilib, modellarni qurish uchun quyidagilar bo‘Iishi lozim: suyuqlik –bug’ fazaviy muvozanatining modelini qurish; tarelkadagi ajralish jarayonining modelini uning samaradorligini hisobga olib (2), ya’ni ko‘p komponentli massa uzatishni hisobga olib qurish; tarelkali rektifikatsiya kolonnasining modelini qurish, ya’ni F, oqim manbai va oqim bilan keluvchi (ketuvchi) issiqlik ДQ?. Uzluksiz rektifikatsiya kolonnalarining modellarini qurish bosqichlari 1.Suyuqlik - bug‘ fazaviy muvozanati. Binar tizimida suyuqlik - bug‘ muvozanati ma’lumotlarining tasvirlanishi: Masala: bitta tajriba nuqtasi - suyuqlikdagi komponent ulushi (x) va umumiy bosim (R) da muvozanat shartlarini aniqlash. Berilgan: x, R Aniqlanadi: y , T - muvozanat shartlarida. Umumiy hollarda ushbu model binar (n = 2) tizimlar uchun emas, ko‘p komponentli tizimlar uchun tuziladi va o‘zida: jarayonning MT, axborot matritsasi va yechish algoritmining blok - sxemasini mujassamlashtiradi. Matematik tavsif tenglamalari tizimining axborot matritsasi. Foydalanilgan adabiyotlar: 1.«Руководство по программированию. Программируемый контроллер семейства MELSEC-FX». MITSUBISHI ELECTRIC EUROPE B.V. 03/2003 (издание 3-е, версия С). 2.Akchurin, A., Yusupov, K. Verilog programming. Tutorial. - Kazan, 2016 . –90p. 3. Narziev, U., Rajabov, B. (2018). Controlling the capabilities of a programmable logic integrated circuit. Bulletin BDU 2/2018, 40-44. 4. Soloviev, V. Fundamentals of the Verilog digital hardware design language. Hotline - Telecom, 2014. – 206 p Download 0.69 Mb. Do'stlaringiz bilan baham: |
Ma'lumotlar bazasi mualliflik huquqi bilan himoyalangan ©fayllar.org 2024
ma'muriyatiga murojaat qiling
ma'muriyatiga murojaat qiling