Мухаммада аль-хоразмий

Вариант ЭВМ с общей шиной
В целом следует признать, что при сохранении фон-неймановской концепции последовательного выполнения команд программы шинная архитектура в чистом ее виде оказывается недостаточно эффективной. Более распространена архитектура с иерархией шин, где помимо магистральной шины имеется еще несколько дополнительных шин. Они могут обеспечивать непосредственную связь между устройствами с наиболее интенсивным обменом, например процессором и кэш-памятью.
Другой вариант использования дополнительных шин - объединение однотипных устройств ввода/вывода с последующим выходом с дополнительной шины на магистральную. Все эти меры позволяют снизить нагрузку на общую шину и более эффективно расходовать ее пропускную способность.

Разработка структурной схемы процессора:
Разработку структурной схемы ведем на основе информации о составе и форматах команд, а также на основе исходных данных об архитектуре процессора: он является магистральным с общим АЛУ, а устройство управления у него – микропрограммное с памятью микропрограмм.
Общую структуру реализуемого магистрального процессора можно представить примерно следующим образом:

Процессор состоит из операционного устройства (Data Section) и устройства управления (Control Section). Data Section включает, прежде всего, АЛУ и блок регистров общего назначения (РОН).
АЛУ соединено двумя шинами (А и В) с блоком РОН для выборки операндов в двухадресных командах. Выход результата работы блока АЛУ осуществляется по одной шине С, которая связана с блоком РОН для записи результата. Поскольку запись в РОН может происходить как с выхода АЛУ, так и из памяти, то необходимо предусмотреть мультиплексор шины C.
Адрес следующей команды находится в регистре PC (Program Counter) процессора. Он относится к управляющим регистрам процессора. В данном случае он непосредственно не является программно доступным, так как у процессора нет команд, адресующих его явно, а есть только условная команда, которая может его модифицировать. Регистр PC выводит адрес на шину адреса процессора, как отмечалось выше, в данном случае разрядность шины выбрана равной 8 битам. После выполнения обычных команд PC увеличивается на единицу, а при выполнении условных команд (JС) он может перезаписываться адресом, указанным в команде.
Следующая выполняемая команда загружается в регистр команд IR и хранится там до загрузки очередной. Регистр команд связан с блоком управления (с него поступает код команды), с блоком РОН (так как в команде закодированы регистры-операнды, со входом регистра PC, с мультиплексором на шине А, B, C и с мультиплексором на шине данных Main Memory.
Непосредственно устройство управления включает в себя блок памяти микропрограмм Store (ПЗУ), а также – регистр микрокоманды (РМК – MIR). Регистр микрокоманды должен содержать необходимые биты для управления всеми нужными мультиплексорами и содержать признаки команд, которые нужны в различных местах процессора для управления.
Типы архитектуры многоядерных процессоров