Protokollar va texnologiyalari, transport tarmoqlarida ishlatiladi:, sdh, sonet, pdh dwdm

ПРЕОБРАЗОВАНИЕ В ФИКСИРОВАННОМ РЕЖИМЕ
Фиксированный режим (иногда его называют асинхронным) использует механизм вставки битов. Поток битов контейнера  непосредственно вставляется в информационные поля. Если потоки виртуальных контейнеров имеют различные скорости, то они мультиплексируются с помощью концепции согласование скоростей. Эта концепция разъясняется с помощью рис.9.11.


Рис. 9.10. Упрощенный пример согласования скоростей
Для упрощения понимания концепции выравнивания на рис. 9.11 показан случай потоков с чередованием бит. Формат кадра выходного потока на этом рисунке имеет 10 бит>, включая служебные биты. На вход поступают два входных потока. Канал 1 состоит из бит  ; канал 2 — из бит  . Они объединяются в один поток по принципу чередования битов (см. обозначения каналов над выходным потоком). Для обеспечения выравнивания скоростей весь поток в этом примере разбивается на группы по 6 бит, по 3 от каждого входного потока. За этими битами (конец кадра) располагаются:

• 
  и 
  
• 
  биты, которые могут содержать следующие информационные биты потоков или биты выравнивания;
  
• 
  и  — биты для управления выравниванием, указывающие тип данных в битах  и 
  

Например, если  то  — бит выравнивания, если  , то  —бит потока. Аналогичная логическая связь между указателем  и битом  . Предположим, что из-за неточности генераторов входной поток канала  начинает опережать входной поток канала  . Например, время поступления пятого бита первого канала ( ) начинает совпадать со временем поступления четвертого бита второго канала ( ). После того как в  будет записан информационный бит  первого канала (значение  ), в  записывается бит заполнения ( ). Далее идет бит  первого канала, (чередование бит каналов нарушается — это называют проскальзыванием). После чего мультиплексирование каналов идет в обычном режиме. Вставка одного бита из общего числа 7 позволяет скорректировать отклонения  . Накопление существенного ра схождения между потоками в реальных системах не такое обширное, поэтому вставка может производиться при большем числе переданных бит. При демультиплексировании на приемном конце биты выравнивания удаляются. Заметим один из недостатков систем с выравниванием. При одиночной ошибке в интерпретации бита вставки (например, интерпретация его как информационного бита) происходит потеря кадровой синхронизации.
Для борьбы с этим явлением применяются различные методы (оптимизация длины потока между признаками выравнивания  , эластичная память), которые подробно рассмотрены в [ 2 ] . Структура поля полезной нагрузки одного виртуального контейнера при передаче сигналов потока  в терминальном блоке TU-12 в фиксированном режиме показана на рис.9.12.
Число битов с фиксированной информацией 4(256)-1=1023.
Группы трибных блоков формируются с помощью трибных блоков нижнего уровня TU-2. Блоки TUG-2 путем мультиплексирования трех блоков TU-12 переводятся в группу TUG-2, и далее группы блоков TUG-2 — в группу блоков TUG-3. На рис.9.13 показана процедура мультиплексирования блоков TUG-2 и TUG-3. В результате мультиплексирования трех блоков TU-2 объемом 36 байт (4 столбца, 9 строк) получается одна группа блоков TUG-2 объемом 108 байт.