Тема Математическое введение в цифровую технику

АЦП последовательного счета. АЦП данного класса осуществляют сравнение входной аналоговой величины с суммой значений нескольких одинаковых эталонов. Момент равенства этих величин фиксируется безгистерезисным компаратором. Структура одного из вариантов такого АЦП, получившего название развертывающего или циклического, представлена на рис. 9.5,а.



Рис. 9.5. Структурная схема и временная диаграмма работы развертывающего АЦП.

На вход компаратора DA1 поступают два аналоговых сигнала – входное напряжение U_вх. схемы и выходное напряжение U_{вых.ЦАП} с ЦАП DD3 в виде эталонных квантованных уровней. Компаратор устанавливает соотношение мгновенных амплитуд этих напряжений. Если U_вх.>U_{вых.ЦАП}, на выходе компаратора устанавливается уровень напряжения логической единицы, если U_вх.U_{вых.ЦАП}, то на выходе компаратора устанавливается напряжение логического нуля. Единичный уровень сигнала с выхода компаратора, поступая на вход стробирующего элемента И DD1, разрешает передачу на счетный вход счетчика DD2 тактовых импульсов с генератора GN. В противном случае, если на выходе компаратора логический нуль, счетные импульсы на вход счетчика не проходят. Таким образом, подсчет импульсов осуществляется только при условии U_вх.>U_{вых.ЦАП}.

В исходном состоянии на входе «Start» схемы присутствует уровень логического нуля (рис.18.5,б). Данный уровень является активным для входа R установки счетчика в нулевое состояние. В результате нулевой двоичный код с выхода счетчика поступает на вход ЦАП, на выходе которого устанавливается нулевое напряжение U_{вых.ЦАП}. Если входное напряжение U_вх. схемы больше нуля, то выполняется условие U_вх.>U_{вых.ЦАП} и счетные импульсы проходят на вход счетчика. При этом счетчик удерживается в нулевом состоянии нулевым значением сигнала «Start». Для запуска преобразования в момент времени t₁ на вход «Start» подается уровень логической единицы. Начинается подсчет импульсов с тактового генератора. С каждым текущим импульсом на выходе ЦАП будет формироваться потенциал следующего квантованного уровня. Как только выходное напряжение ЦАП достигнет или превысит амплитуды входного аналогового сигнала схемы, т.е. выполнится условие U_вх.U_{вых.ЦАП}, компаратор переключится в нулевое состояние, элемент И закроется и подсчет тактовых импульсов прекратится. На выходе счетчика зафиксируется выходной код, соответствующий величине U_вх.. На временной диаграмме этому соответствует момент времени t₂. Время преобразования t_c1=t₂-t₁.
Для приведения АЦП в исходное состояние необходимо счетчик DD2 нулевым сигналом «Start» сбросить в нуль (момент времени t₃). На выходе ЦАП сформируется нулевое выходное напряжение, выполнится условие U_вх.>U_{вых.ЦАП}, но под действием нулевого уровня сигнала «Start» на выходе счетчика будет сохраняться нулевой двоичный код. Для запуска следующего преобразования на вход «Start» необходимо снова подать уровень логической единицы (момент времени t₄). Процесс преобразования повториться. Как только в очередной раз выполнится условие U_вх.U_{вых.ЦАП} (момент времени t₅), преобразование завершится. Время преобразования в этом случае t_c2=t₅-t₄.
Из временной диаграммы очевидно, что время преобразования t_c1 и t_c2 различно и зависит от частоты следования тактирующих импульсов и формы входного аналогового сигнала. Поэтому для синхронизации работы АЦП с другими устройствами выход компаратора используется еще и как управляющий сигнал «Busy». Этот сигнал является признаком завершения преобразования. Пока сигнал «Busy» имеет единичный уровень, АЦП выполняет преобразование, на выходах D₀ – D_n-1 присутствуют промежуточные неверные коды. Считывание информации с этих выходов следует производить только после того, как сигнал «Busy» примет нулевое значение, т.е. после завершения преобразования.
Недостаток развертывающего АЦП заключается в его низком быстродействии, поскольку в процессе каждого преобразования суммирование эталонов начинается с нулевого значения. Этого недостатка лишены следящие или нециклические АЦП. Принцип их работы основан на том, что суммирование эталонов с нулевого значения осуществляется только при первом преобразовании. В дальнейшем следящий АЦП лишь корректирует выходной код в зависимости от входного аналогового сигнала. Структурная схема следящего АЦП приведена на рис. 9.6,а. Особенностью схемы является использование реверсивного счетчика DD4. Счетные импульсы на вход счетчика подаются через стробирующие элементы И DD1 и DD2. Если выполняется условие U_вх.>U_{вых.ЦАП}, то единичным сигналом с выхода компаратора элемент DD1 пропускает счетные импульсы на вход «+1» счетчика. На вход элемента DD2 в этом случае через инвертор DD3 подается логический нуль, в результате чего на выходе DD2 также формируется логический нуль, который подается на вход «-1» счетчика. Счетчик осуществляет положительный счет. Если же выполняется условие U_вх.U_{вых.ЦАП}, то закрывается элемент DD1, инвертором DD3 открывается элемент DD2, через который счетные импульсы подаются на вход «-1» счетчика, и счетчик начинает выполнять операцию отрицательного счета.
Пока на входе «Start» присутствует нулевой уровень сигнала, также как и в случае с развертывающим АЦП, на выходе ЦАП DD5 удерживается нулевой потенциал (рис.9.6,б). При этом выполняется условие U_вх.>U_{вых.ЦАП} и счетные импульсы подаются на вход «+1» счетчика. Как только на вход «Start» поступает логическая единица, разрешается положительный счет (момент времени t₁). Счет будет продолжаться до тех пор, пока выходное напряжение с ЦАП, пропорциональное коду подсчитанных импульсов, не достигнет значения амплитуды входного аналогового сигнала (момент времени t₂). При этом выполнится условие U_вх.U_{вых.ЦАП}, и счетчик начнет операцию отрицательного счета. Отрицательный счет будет продолжаться, пока вновь не выполнится условие U_вх.>U_{вых.ЦАП} и счетчик не вернется к положительному счету. Таким образом, схема АЦП будет постоянно отслеживать амплитуду входного аналогового сигнала и пропорционально ей формировать выходной код D₀ – D_n-1.
Врем преобразования t_c=t₂-t₁ обусловлено процессом только самого первого развертывающего преобразования и зависит от амплитуды входного сигнала. Для возможности синхронизации с другими устройствами в схеме следящего АЦП рис. 9.6,а также предусмотрен управляющий сигнал «Busy». Поскольку сигнал с выхода компаратора в зависимости от направления счета постоянно меняет свое значение с единицы на нуль, то для фиксации момента окончания первого следящего преобразования (момент времени t₂) в виде нулевого значения сигнала «Busy» и удержания его в дальнейшем, в структуре АЦП предусмотрен D-триггер DD6 с динамическим управлением и статическими входами установки в нуль и единицу.



Рис. 9.6. Структурная схема и временная диаграмма работы следящего АЦП.

Для установки D-триггера в первоначальное единичное состояние и формирования, таким образом, единичного уровня сигнала «Busy», в него по переднему фронту сигнала «Start» записывается логическая единица с входа D. Эта единица будет сохраняться до тех пор, пока на выходе компаратора не сформируется нулевой потенциал, являющийся признаком завершения первого развертывающего преобразования. Этот нуль проинвертируется инвертором DD3 и, будучи уже единицей, поступит на вход R триггера и установит его в нулевое состояние. На выходе триггера сформируется нулевой уровень сигнала «Busy». В дальнейшем это состояние триггера будет оставаться неизменным по причине отсутствия каких-либо воздействий, устанавливающих его в единичное состояние. Таким образом, сигнал «Busy» будет выполнять функцию признака завершения первого развертывающего преобразования.

После подачи нулевого сигнала «Start» на вход схемы АЦП для приведения ее в исходное состояние единичный сигнал установки в нуль с входа R D-триггера снимется с некоторой задержкой, обусловленной временем срабатывания элементов (в порядке очередности их срабатывания) DD4, DD5, DA1 и DD3. Поэтому сигнал «Start» на динамический вход C D-триггера для его установки в единичное состояние необходимо подавать после того, как будет снята логическая единица со статического входа R этого триггера, т.е. с некоторой задержкой по переднему фронту. Для этих целей служит схема задержки DL.
Важно отметить, что скорость изменения амплитуды входного аналогового сигнала, подаваемого на следящий АЦП, не должна превышать частоты следования тактовых импульсов. В противном случае, АЦП не будет успевать отслеживать изменение входного сигнала.