Типы многоядерных вычислительных систем

Плоская и многосегментная модели памяти?

Чтобы получить плоскую модель, достаточно все сегментные регистры загрузить селектором дескриптора, описывающим одну и ту же область памяти, но с разными свойствами для кода, стека и данных. Плоская модель не может быть использована в реальном режиме - в ней не вся адресуемая память будет доступной.

Противоположностью плоской модели является сегментированная модель памяти. Распределением памяти ведает ОС. Память в данном случае состоит из независимых сегментов. Каждой программе в любой момент предоставляется сегмент кода, сегмент стека и до четырех сегментов данных, адреса которых хранятся в сегментных регистрах:
в видимой части – для режима виртуальных адресов 8086,
в скрытой части (дескрипторах) – для защищённого режима работы процессора, (подробнее см. л.р.№5).


Для чего нужны прерывания и исключения? Что это такое?

Прерывания и исключения нарушают нормальный ход выполнения программы для обработки внешних событий или сигнализации о возникновении особых условий или ошибок.

Прерывания подразделяются на программные и аппаратные (маскируемые и немаскируемые), вызываемые электрическими сигналами на входах процессора.
Исключения, или особые случаи выполнения команды ЭВМ, подразделяются на отказы, двойные отказы, ловушки и аварийные завершения. Различия заключаются в моменте проверки и сохраняемых в стеке значениях адресов возврата (регистров CS[0÷15] и ЕIP[0÷31]).
Для каждой команды возможны различные исключения, подробная информация о которых имеется в [1,4].


Перечислите и охарактеризуйте этапы выполнения команды в ЭВМ?


Выборка команды
1)поэтапное формирование адреса команды в ОП:
преобразование логического адреса команды CS:EIP в линейный с проверкой последнего на нарушение границ сегмента кода,
EIP – регистр счетчика команд, содержит адрес команды внутри сегмента кода,
CS – сегментный регистр, дескриптор которого однозначно определяет виртуальный адрес сегмента кода - CS.SDC.BA, его размер CS.SDC.LIMIT, тип и правила работы с сегментом CS.SDC.ATR (подробнее см. л.р.№6),
преобразование линейного адреса в физический с проверкой присутствия страницы в ОП (блок страничной переадресации использует заданный механизм страничной переадресации: базовый, или PSE, или PAE),
выставление физического адреса команды в ОП на ША,
2)цикл чтения команды:
считывание очередного байта команды из основной памяти,
побайтный анализ полей команды и либо передача байта операционной части команды в регистр команды (IR) центрального устройства управления (ЦУУ), либо передача байтов адресной части команды в адресный регистр (ADR) устройства управления памятью (УУП),
проверка необходимости дальнейшей выборки байтов команды,