ЯН саволлари РМКЛ

РМКЛ фанидан якуний назорат саволлари

1. 
   ИМС ларни яратилиш тарихи, элементи, компоненти, тавсифланиши, белгиланиш тизими, принципиал схемаси, тузилиши.
   
2. 
   Наноэлектроника.
   
3. 
   Функционал электроника.
   
4. 
   Яримўтказгичли ИМС, тузилмаси, яратилиш жараёни.
   
5. 
   Рақамли мантиқий қурилмалар учун саноқ системасирақамли мантиқий қурилмалар учун саноқ системаси
   
6. 
   Аналог сигнални рақамли сигналга айлантириш ва қайта тиклаш жараёни.
   
7. 
   Аналог ва рақамли сигналлар (диаграммалари).
   
8. 
   Бул алгебраси аксиома ва қонунлари. Константа ва ўзгарувчилари.
   
9. 
   Мантиқий элемент, турлари, асосий параметрлари, фундаментлал хоссалари.
   
10. 
    Асосий мантиқий элементлар (ЭМАС, ЁКИ, ҲАМ, ЁКИ-ЭМАС, ҲАМ-ЭМАС, инкор этувчи ЁКИ, инкор этувчи ЁКИ-ЭМАС), шартли белгиланиши, функциялари ва хақиқийлик жадваллари.
    
11. 
    Пирс ва Шеффер элементлари, шартли белгиланиши, функциялари ва хақиқийлик жадваллари.
    
12. 
    Конъюнкция ва дизъюнкция амалини бажарувчи элементлар, шартли белгиланиши, функциялари ва хақиқийлик жадваллари.
    
13. 
    МАФ нинг дизъюктив ва конъюктив нормал шакллари.
    
14. 
    Мантиқий қурилмаларни лойиҳалаштириш
    
15. 
    Комбинацион типдаги мантиқий қурилмаларни лойиҳалаштириш этаплари
    
16. 
    Мантиқий қурилманинг мантиқий алгебраик функцияси (МАФ) ва унинг кўринишлари
    
17. 
    Берилган МАФ ни ихчамлаштириш (минималлаштириш).
    
18. 
    ДНФ кўринишидаги МАФи ихчамлаштирилмаган (минималлаштирилмаган) “ИСТИСНО ЁКИ” амалини бажарувчи қурилманинг блок-схемаси
    
19. 
    Мантиқий алгебра аксиома ва қонунлари ёрдамида “ИСТИСНО ЁКИ” амалининг КНФ кўринишидаги МАФ ини ихчамлаштириш (минималлаштириш) ва унинг блок-схемаси
    
20. 
    Карно картасини, уни тўлдириш, ихчамлаштириш.
    
21. 
    Электрон калитлар, БТ ва МТ асосидаги ЭК, схемаси, характеристикалари. МЭларнинг амплитуда-узатиш характеристикаси, бошқариладиган p-n ўтишли, канали индуцияланган ва канали қурилган МДЯ МТ калитлари учун ВАХ (юклама чизиқлари кўрсатилган холда).
    
22. 
    Биполяр транзисторли (БТ) ЭК нинг статик ва динамик режимлари.
    
23. 
    Мантиқий интеграл схемаларнинг негиз элементлари (ТТМ, ЭБМ, ИИМ), классификацияси.
    
24. 
    Майдоний транзисторли (МТ) электрон калитларнинг асосий хусусиятлари.
    
25. 
    Биполяр транзисторда бажарилган инвертор схемаси
    
26. 
    Содда инверторли ва мураккаб ТТМ мантиқий элементи, схемаси.
    
27. 
    Мураккаб инверторли ТТМ мантиқий элементи
    
28. 
    Комплементар МДЯ – транзисторлар асосидаги негиз мантиқий элементлар, КМДЯ транзисторларида бажарилган инвертор схемаси
    
29. 
    КМДЯ транзисторларида бажарилган 2ҲАМ-ЭМАС ва 2ЁКИ-ЭМАС МЭлари, хақиқийлик жадвали.
    
30. 
    Мультиплексорлар ва демультиплексорлар, схемада белгиланиши.
    
31. 
    Шифратор ва дешифраторлар, унинг тўлиқ ва тўлиқ эмаслик шартлари, схемада белгиланиши. Шифраторнинг блок – схемаси, ифодаси.
    
32. 
    Хотира қурилмаси, ташқи ва ички хотира, хотиранинг тавсифланиши.
    
33. 
    Тўрт разрядли кетма-кет иккилик кодини параллел иккилик кодига айлантирувчи силжитиш регистри чизмаси ва диаграммалари.
    
34. 
    Микропроцессорлар, уларнинг тавсифланиши ва структур схемаси, МП ларнинг хусусиятлари ва таркиби.
    
35. 
    Микроконтроллерлар ва уларнинг турлари.
    
36. 
    Тўрт разрядли кетма-кет иккилик кодини параллел иккилик кодига айлантирувчи силжитиш регистри (ўнг томонга силжитувчи) ва реверсив силжитиш регистри шартли белгилари.
    
37. 
    “10 дан 4 га” шифраторининг шартли белгиланиши, ҳақиқийлик жадвали, унинг (Q) чиқишларининг ифодаси.
    
38. 
    “2 дан 4 га) дешифраторининг блок – схемаси, чиқишларининг ифодаси.
    
39. 
    “4 дан 1 га” мультиплексорининг шартли белгиланиши.
    
40. 
    “1 дан 4 га” демультиплексорининг шартли белгиланиши.
    
41. 
    “4 дан 1 га” мультиплексорининг ҳақиқийлик жадвали ва ифодаси.
    
42. 
    Ток қайта улагичи, схемаси ва таркиби.
    
43. 
    “4 дан 10 га”дешифраторининг шартли белгиланиши.
    
44. 
    Иккита киришли ЭБМ МЭ схемаси.
    
45. 
    “4 дан 1 га” мультиплексори мантиқий схемасининг схемотехник ечими.
    
46. 
    Интеграл инжекцион мантиқ негиз элементи ва унинг принципиал схемаси.
    
47. 
    “1 дан 4 га” демультиплексорининг ҳақиқийлик жадвали, чиқишларининг ифодаси.
    
48. 
    Иккита кетма-кет уланган ИИМ элементлар занжири.
    
49. 
    “1 дан 4 га” демультиплексори мантиқий схемасининг схемотехник ечими.
    
50. 
    МДЯ-транзисторлар асосидаги рақамли ИМСларнинг негиз элементлари.
    
51. 
    Бир разрядли жамлагичнинг (сумматор) ҳақиқийлик жадвали ва ифодаси.
    
52. 
    n – МДЯ транзисторларида бажарилган инвертор схемаси, хақиқийлик жадвали. n – МДЯ транзисторларида бажарилган 2ҲАМ-ЭМАС МЭ схемаси, хақиқийлик жадвали.
    
53. 
    Арифметик-мантиқий қурилма, АМҚ нинг блок, структур, функционал схемалари, умумий кўриниш схемаси. микродастурий усули, тузилмаси ифодаси.
    
54. 
    АМҚ нинг бажарадиган амаллар жадвали (S-киришлар ва M-кириш ҳолати бўйича).
    
55. 
    Арифметик-мантиқий қурилма (АМҚ), уларнинг операндалар устидан бажариладиган аммаллар бўйича турлари.
    
56. 
    4-разрядли арифметик-мантиқий қурилмасининг шартли белгиси.
    
57. 
    Регистр, шартли белгиси, тўрт разрядли параллель регистр шартли белгиси ва схемаси.
    
58. 
    К155ИП3 арифметик-мантиқий қурилмаси ИС нинг шартли белгиланиши (схемаси, чизмаси).
    
59. 
    Комбинацион қурилмаларга изоҳ беринг, уларга қандай қурилмалар киради?
    
60. 
    Бистабил ячейка, унинг нинг шартли белгиланиши.
    
61. 
    Асинхрон RS-триггернинг шартли белгиси, ўтиш жадвали ва ўтиш қоидаси.
    
62. 
    Асинхрон RS-триггернинг иккита 2ҲАМ-ЭМАС, 2ЁКИ-ЭМАС МЭ МЭ ёрдамида тузилиш схемаси.
    
63. 
    Жамлагич (сумматор), унинг шартли белгиси.
    
64. 
    Синхрон RS-триггернинг шартли белгиси ва ҳолатлар жадвали. Синхрон RS-триггер мантиқий элементлар асосида қурилган схемаси ва ишлаш ифодаси.
    
65. 
    Жамлагичнинг (сумматор) синфланиши, жамлагичнинг асосий параметрлари.
    
66. 
    D-триггер, унинг шартли белгиси, ўтиш жадвали ва ифодаси.
    
67. 
    Яримжамлагич (ярим сумматор), унинг схемаси.
    
68. 
    Т-триггер, унинг шартли белгиси ва хақиқийлик (ростлик) жадвали.
    
69. 
    Кўп разрядли жамлагич (сумматор), уларнинг қўшиш усуллари.
    
70. 
    JK-триггернинг шартли белгиси, тузилмавий схемаси ва аналитик ифодалари.
    
71. 
    Компоратор, унинг шартли белгиланиши.
    
72. 
    Кетма-кет ва параллел ҳисоблагичлар (счетчиклар).
    
73. 
    Уч разрядли жамловчи ҳисоблагич схемаси, жамловчи ва ҳисоблагичларнинг ҳолатлар жадвали.