Definišu se dva moguća stanja digitalne logike: Definišu se dva moguća stanja digitalne logike


Download 466 b.
Sana01.01.2018
Hajmi466 b.









Definišu se dva moguća stanja digitalne logike:

  • Definišu se dva moguća stanja digitalne logike:

    • nisko naponsko stanje = logička nula (“0”) = netačno
    • visoko naponsko stanje = logička jedinica (“1”) = tačno
  • Korišćenjem analognih elektronskih komponenti (tranzistora, dioda, otpornika, itd.) mogu se konstruisati elektronska kola koja su u stanju da repliciraju određene logičke funkcije.

  • Dovođenjem napona određenih vrednosti na ulaze tih elektronskih kola, na izlazu se javlja napon koji po vrednosti odgovara željenoj vrednosti funkcije koju kolo vrši.



Prva poluprovodnička digitalna elektronska kola napravljena su 50-ih godina 20. veka na bazi otporničko-tranzistorske logike (resistor-transistor logic – RTL)

  • Prva poluprovodnička digitalna elektronska kola napravljena su 50-ih godina 20. veka na bazi otporničko-tranzistorske logike (resistor-transistor logic – RTL)

  • Problem RTL tehnologije bio je u malom broju mogućih veza na ulazu, visokoj potrošnji struje (snage) i brzom zagrevanju kola. Ovaj problem je delimično ublažen uvođenjem kola na bazi diodsko-tranzistorske logike (diode-transistor logic - DTL).

  • Ubrzo posle uvođenja DTL tehnologije (1961. godine), razvijena je i tehnologija na bazi tranzistorsko-tranzistorske logike (transistor-transistor-logic - TTL) koja je i danas delimično u upotrebi. TTL je omogućio značajno bržu promenu stanja na izlazu kola (oko 20 ns) u odnosu na prethodne tehnologije, a takođe je i smanjio snagu disipacije i povećao broj veza na ulazu i izlazu kola.



TTL tehnologija je dominirala sve do 90-ih godina prošlog veka, kada je počeo uspon digitalne elektronike na bazi CMOS (complementary metal-oxide-semiconductors) tehnologije.

  • TTL tehnologija je dominirala sve do 90-ih godina prošlog veka, kada je počeo uspon digitalne elektronike na bazi CMOS (complementary metal-oxide-semiconductors) tehnologije.

  • Kod TTL tehnologije, logičkoj jedinici odgovara napon između 2.2 V i 5 V, dok logičkoj nuli odgovara napon između 0 i 0.8 V na ulazu/izlazu kola. Napon napajanja je 5 V.

  • U međuvremenu, TTL tehnologija je prošla kroz različita unapređenja, pa su razvijane zasebne serije logičkih kola:

    • low power TTL (L) – snižena snaga (oko 1 mW), a smanjena brzina (oko 33 ns)
    • high speed TTL (H) – znatno brža (oko 6 ns), ali sa značajno većom snagom koju troši kolo (22 mW)
    • Schottky TTL (S) – koristi Šotki diode na ulazima kola, brža kola (3 ns), sa većom snagom disipacije (oko 19 mW)
    • low power Schottky TTL (LS) – često korišćena kola, brzine odziva oko 9.5 ns i snage disipacije oko 2 mW
    • low voltage TTL (LVTTL) – napon napajanja je smanjen na 3.3 V, itd.


CMOS tehnologija danas je dominantno prisutna kao tehnologija izrade digitalnih elektronskih kola. Umesto bipolarnih tranzistora, ova tehnologija koristi tzv. MOSFET (metal-oxide-semiconductor field-effect transistor) tranzistore.

  • CMOS tehnologija danas je dominantno prisutna kao tehnologija izrade digitalnih elektronskih kola. Umesto bipolarnih tranzistora, ova tehnologija koristi tzv. MOSFET (metal-oxide-semiconductor field-effect transistor) tranzistore.

  • Prednosti CMOS tehnologije su:

    • veća brzina,
    • manja snaga disipacije,
    • veća gustina pakovanja digitalne logike na istoj zapremini poluprovodnika
  • CMOS je u najvećoj meri omogućio brzi razvoj integrisanih kola (mikročipova, procesora, i sl.). Zahvaljujući ovoj tehnologiji, moderni procesori koji se koriste u računarima (2010.) mogu sadržati i više milijardi tranzistora na prostoru ne većem od nekoliko cm2.



Različiti stepeni integracije nastali su kao posledica mogućnosti smanjenja dužine gejta (jednog od krajeva MOSFET tranzistora). Smanjenjem dužine gejta povećava se brzina rada tranzistora, a posledično i brzina digitalne logike izrađene na bazi ove tehnologije.

  • Različiti stepeni integracije nastali su kao posledica mogućnosti smanjenja dužine gejta (jednog od krajeva MOSFET tranzistora). Smanjenjem dužine gejta povećava se brzina rada tranzistora, a posledično i brzina digitalne logike izrađene na bazi ove tehnologije.

  • Danas (2016.), CMOS integrisana kola se proizvode na bazi 22 ili 14 nm procesa. Ove dužine su manje od talasne dužine koja odgovara brzini svetlosti u poluprovodniku.

  • Buduće generacije CMOS kola biće bazirane na nanoelektronici (tranzistori na bazi jednog elektrona), a radi se na razvoju 10 nm i 7 nm procesa



























U slučaju da postoji više ulaznih promenljivih, za jednu ili više izlaznih promenljivih, tada je određivanje nepoznate logičke funkcije koja definiše izlaz na osnovu ulaza moguće odrediti korišćenjem Karnoovih karti, kada je poznata tabela istinitosti.

  • U slučaju da postoji više ulaznih promenljivih, za jednu ili više izlaznih promenljivih, tada je određivanje nepoznate logičke funkcije koja definiše izlaz na osnovu ulaza moguće odrediti korišćenjem Karnoovih karti, kada je poznata tabela istinitosti.

  • Postoji više mogućih funkcija nad ulaznim promenljivama koje će dati isti izlaz. Potrebno je naći minimalnu funkciju odnosno realizovati funkciju preko minimalnog broja logičkih kola.

  • Sve funkcije je moguće realizovati korišćenjem samo “NI” ili “NILI” kola.





Prethodno prikazana logička kola su digitalna kola koja reaguju “trenutno”, tj. za zadati ulaz saglasno željenoj funkciji proizvode očekivani izlaz, bez mogućnosti pamćenja prethodnih stanja izlaza kola.

  • Prethodno prikazana logička kola su digitalna kola koja reaguju “trenutno”, tj. za zadati ulaz saglasno željenoj funkciji proizvode očekivani izlaz, bez mogućnosti pamćenja prethodnih stanja izlaza kola.

  • Navedena digitalna kola nazivaju se i tzv. kombinatornom logikom.

  • Memorijski elementi, tj. sekvencijalna logika, se uvode kada je potrebno da izlaz digitalnih kola zavisi i od prethodnog stanja izlaza, a ne samo od trenutne vrednosti ulaznog signala.

  • Digitalna kola koja spadaju u kategoriju memorijskih elemenata, poput RS (reset-set) FF (flip-flop), D (delay ili data) FF i drugih, predstavljaju osnovu za izgradnju savremenih memorijskih čipova poput DDR memorije i sl.





Asinhronu logiku čine kola koja menjaju izlaz u zavisnosti od ulaza i/ili prethodnog stanja izlaza kola, brzinom koja zavisi od brzine propagacije kroz elementarna logička kola koja ga sačinjavaju.

  • Asinhronu logiku čine kola koja menjaju izlaz u zavisnosti od ulaza i/ili prethodnog stanja izlaza kola, brzinom koja zavisi od brzine propagacije kroz elementarna logička kola koja ga sačinjavaju.

  • Imajući u vidu da pojedinačna elementarna logička kola mogu imati različita kašnjenja1, ako postoje povratne sprege (veze između izlaza i pojedinih delova kola), tada u nekim trenucima kolo može imati nedefinisano stanje, što se može loše odraziti po karakteristike kola.

  • Zbog toga, iako asinhrona logika radi prilično brzo, zbog potrebe da u svakom trenutku imamo definisano i poznato stanje kola uvodi se signal takta (povorka pravougaonih impulsa) koji dozvoljava uslovnu promenu izlaza kola.



Uvođenjem signala takta omogućava se da se promena u stanju izlaza kola dešava:

  • Uvođenjem signala takta omogućava se da se promena u stanju izlaza kola dešava:

    • u zavisnosti od nivoa signala takta (kada je on visokog nivoa ili kada je on niskog nivoa), ili
    • u zavisnosti od promene nivoa signala takta (na rastuću ili opadajuću ivicu signala takta).
  • U realnim sistemima, brzina takta zavisi od brzine propagacije kroz elementarna logička kola, jer se ne sme dozvoliti promena izlaza kada su neka od elementarnih logičkih kola u nedefinisanom stanju.

  • Zbog toga, uvode se pored maksimalne brzine takta i pojmovi:

    • vreme uspostave signala na ulazu logike, tzv. setup vreme (tSU),
    • vreme zadržavanja signala na ulazu logike od promene takta kako bi se dobio željeni izlaz, tzv. hold vreme (tH),
    • vreme nakon koga se na izlazu od promene takta pojavljuje željeni izlaz, tzv. clock-to-output vreme (tCO).


Minimalni period takta (koji odgovara maksimalnoj učestanosti), ako želimo ispravno funkcionisanje logike, ne sme biti manji od zbira vremena uspostave i vremena zadržavanja signala na ulazu logike:

  • Minimalni period takta (koji odgovara maksimalnoj učestanosti), ako želimo ispravno funkcionisanje logike, ne sme biti manji od zbira vremena uspostave i vremena zadržavanja signala na ulazu logike:

  • Tmin≤tSU+tH

















Rezultati uzorkovanja predstavljaju niz impulsa različite amplitude čije vrednosti se kreću između dve granice: min i max.

  • Rezultati uzorkovanja predstavljaju niz impulsa različite amplitude čije vrednosti se kreću između dve granice: min i max.

  • Vrednosti amplituda mogu zauzeti beskonačno mnogo vrednosti između ove dve granice.

  • Potrebno je mapirati beskonačno mnogo vrednosti na konačan broj poznatih vrednosti.

  • Ovo se postiže podelom razdaljine između minimalne (min) i maksimalne (max) vrednosti u L zona, svake visine 

  •  = (max - min)/L



Sredini svake zone se dodeljuju vrednosti od 0 do L-1 (što daje L vrednosti)

  • Sredini svake zone se dodeljuju vrednosti od 0 do L-1 (što daje L vrednosti)

  • Svakom uzorku koji upada u zonu se dodeljuje vrednost sredine zone.

  • Pretpostavimo da imamo naponski signal amplitutde između Vmin=-20 V and Vmax=+20 V.

  • Želi se korišćenje L=8 kvantizacionih nivoa.

  • Širina zone je = (20 – (-20))/8 = 5

  • Osam zona su: -20 do -15; -15 do -10; -10 do -5; -5 do 0; 0 do +5; +5 do +10; +10 do +15; +15 do +20

  • Srednje vrednosti su: -17,5; -12,5; -7,5; -2,5; 2,5; 7,5; 12,5; 17,5



Svakoj zoni se dodeljuje binarni kod.

  • Svakoj zoni se dodeljuje binarni kod.

  • Broj bita neophodan za kodiranje zona, odnosno broj bita po uzorku se dobija iz izraza:

  • nb = log2 L

  • Ukoliko nb nije ceo broj vrši se zaokruživanje na veću vrednost.

  • Za dati primer, nb = 3

  • Kodovi za 8 zona (ili nivoa) su dakle: 000, 001, 010, 011, 100, 101, 110, i 111

  • Dodeljuju se kodovi zonama:

    • 000 se odnosi na zonu -20 do -15
    • 001 na zonu -15 do -10, itd.


Rezolucija AD/DA konvertora predstavlja broj kvantizacionih nivoa koji se koriste

  • Rezolucija AD/DA konvertora predstavlja broj kvantizacionih nivoa koji se koriste

  • n-bitni konvertor koristi 2n diskretnih koraka

    • 8-bitni konvertor koristi 28 ili 256 nivoa
    • 10-bitni konvertor koristi 210 ili 1024 nivoa
    • 16-bitni konvertor koristi 216 ili 65536 nivoa
  • 8-bitni konvertor daje rezoluciju od otprilike 0.25%

  • postoje konvertori sa 24-bitnom ili čak 32-bitnom rezolucijom

  • nema smisla koristiti rezolucije kod kojih je kvantizacionog nivo manji od signala šuma



Digitalno-analogni konvertor (skraćeno D/A ili DAC) je poluprovodnička komponenta koja služi za pretvaranje digitalnog koda u analogni signal.

  • Digitalno-analogni konvertor (skraćeno D/A ili DAC) je poluprovodnička komponenta koja služi za pretvaranje digitalnog koda u analogni signal.

  • Digitalno-analogna konverzija je osnovno sredstvo kojim se služe računarski sistemi i digitalni uređaji kako bi preveli binarni zapis u analogne signale i na taj način “komunicirali” sa spoljnjim svetom.

  • D/A konvertori se koriste i kod digitalne kontrole mašina, bele tehnike, itd.

  • D/A konvertor na izlazu daje analogni naponski ili strujni signal, proporcionalan ulaznom digitalnom kodu.

  • Većina D/A konvertora prima ulazni signal preko više pinova odjednom, međutim pojedini, primaju ulazni signal serijski, odnosno bit po bit preko jednog pina.



Proizvode se za veoma širok opseg rezolucija pri čemu se u opštem slučaju brzina konverzije smanjuje sa povećanjem rezolucije.

  • Proizvode se za veoma širok opseg rezolucija pri čemu se u opštem slučaju brzina konverzije smanjuje sa povećanjem rezolucije.

  • Kod tipičanog 8-bitnog D/A konvertora vreme uspostavljanja signala je između 100 ns i 1 s.

  • Tipičan 16-bitni konvertor ima vreme uspostavljanja reda nekoliko milisekundi.

  • Za posebne aplikacije konvertori velikih brzina rade sa vremenom uspostavljanja reda nekoliko nanosekundi.

  • Video D/A konvertori mogu imati rezoluciju od 8 bita i maksimalnu frekvenciju uzorkovanja od 330 MHz.





Generalno diskretizacija signala po amplitudi može da se obavi upoređivanjem odmerka sa poznatim naponom, koji se zove referenca, na tri nacina:

  • Generalno diskretizacija signala po amplitudi može da se obavi upoređivanjem odmerka sa poznatim naponom, koji se zove referenca, na tri nacina:

    • KVANT PO KVANT - Broji se koliko se puta kvant ΔV sadrži u odmerku s(tn) - brojačka konverzija. Analogno je premeravanju nepoznate dužine sa pantljikom od 1m bez sitnijih podeoka. Osobine: spor, jednostavan hardver.
    • BIT PO BIT - U n uzastopnih trenutaka vremena određuje se svaka od n binarnih cifara (bita) u digitalnoj reči Dn. Analogija sa premeravanje nepoznate dužine sa n pantljiki čije su dužine 1m, 2m, 4m, 8m,..., (2n-1)m i koje se porede jedna po jedna sa s(tn). Osobine: po brzini i složenosti hardvera kompromis između 1. i 3. tipa.
    • ODMERAK PO ODMERAK - U jednom trenutku tn, određuje se digitalna reč Dn. Analogija sa premeravanjem nepoznate dužine tako što se raspolaže sa sa 2n-1 pantljika dužina 1m, 2m, 3m, 4m, 5m, 6m,..., (2n-1)i koje se istovremeno prislone i uporede sa s(tn). Osobine: brz (trenutan), složen hardver




Vreme između početka i kraja konverzije je poznato kao vreme konverzije

  • Vreme između početka i kraja konverzije je poznato kao vreme konverzije

  • Mana brojačkog A/D konvertora je vreme potrebno da se izvrši konverzija za veće napone na ulazu

  • Pri proračunu vremena neophodnog za konverziju mora se u obzir uzeti najgori mogući slučaj




Do'stlaringiz bilan baham:


Ma'lumotlar bazasi mualliflik huquqi bilan himoyalangan ©fayllar.org 2019
ma'muriyatiga murojaat qiling