Ishning umumiy xususiyatlari Mavzuning dolzarbligi

III) Global soatning yo'qligi.
Sinxron tizimlarda global soatlashni ta'minlash umumiy quvvat darajasining 50% gacha yo'q bo'lib boradi. Aksincha, asinxron tizimlarda global soatlash qoʻshni modullar oʻrtasidagi operatsiyalarni oʻzaro tasdiqlash uchun mahalliy signallar bilan almashtiriladi. Shu bilan birga, operatsiyalar va asbob-uskunalar xarajatlari sonini koʻpaytirish xarajatlari elektr energiyasi isteʼmolini kamaytirish taʼsirini toʻlash uchun unchalik yuqori emas. Va bu ta'sir ahamiyatlidir.
IV) Ta'minot kuchlanishini o'zgartirish.
Asinxron davrlar (kechikishlarsiz) avtomatik ravishda hisoblash tezligini yuqori o'zgaruvchan operatsion parametrlarga, xususan, ta'minot kuchlanishiga moslashtiradi.
Bundan tashqari, tavsiflangan xususiyatlarga qo'shimcha ravishda, asinxron davrlarda qirralarning mos kelmasligi ("signal irqlari") bilan hech qanday muammo yo'q. Asinxron davrlar sizga davrlardagi kechikishlarga sezgir bo'lgan va vaqt xususiyatlarini ehtiyotkorlik bilan sozlashni talab qilmaydigan tizimlarni loyihalashga imkon beradi. Shu bilan bir qatorda, qayta foydalanish qulayligi turli xil texnologiyalar (turli parametrlar va dizayn standartlari bilan) uchun istiqbolli bo'lgan asinxron davrlardan foydalanishni ta'minlashga imkon beradi.
Ikkinchi bob tizimlar-on-a-chipning raqamli asinxron tarkibiy qismlarini qurish metodikasini ishlab chiqish va tadqiq qilish, shu jumladan quvvat sarfini kamaytiradigan asinxron funktsional bloklarni yaratishning rayonlashtirish asoslariga bag'ishlangan.
Asinxron tizimlarning ishlashi va protsedura o'zaro ta'sirining xususiyatlari tahlili olib boriladi. CMOS texnologiyasi uchun to'rt xil amalga oshirish usullari (dinamik, statik asosiy, "zaif" fikr-mulohazalari va statik simmetrik) uchun asinxron funktsional bloklarni rayonlashtirish usullari oilasi ishlab chiqildi. Har bir elektronda axborot signali parafaza hisoblanadi. Funktsional bloklar, mintaka sintezi usulidan farqli o'laroq, ko'rsatkich elementlari asosida emas, balki tranzistor zanjirlarining optimallashtirilgan kombinatsiyalari yordamida shakllanadi.
Anjirda. 1. C-elementlarni qo'llash turlari, ular uchun tuman qurilishi usullarini ishlab chiqilganligi ko'rsatilgan.
ariq. 1. C-elementlarni sxematik amalga oshirish usullari: a) dinamik; b) statik asos; c) "zaif" fikr-mulohazalar bilan statik; d) statik simmetrik
Blokning funksiyasini tavsiflovchi haqiqat jadvali asosida Q1 va Q0 (2-shakl) axborot chiqishi signallarini hosil qilishning ikki komponentasining rayonlarini alohida sintez qilish taklif qilinmoqda. Taklif etilayotgan usulga ko'ra qurilgan asinxron bloklar ko'plab axborot kirishlariga va faqat bitta axborot chiqishiga ega bo'lishi mumkin.
ariq. 2. Ikki telli dinamik asinxron elementlarning blok sxemasi
Funktsional bloklar sxemalarini qurish usullarining asosiy bosqichlari:
- blokning axborot signallarining uchuvchan holatlarini tavsiflovchi dastlabki haqiqat jadvali asosida bir juft axborot signal qoziqlarining bistable holatlariga ega bo'lgan kengaytirilgan haqiqat jadvali tuziladi;
- seriyali bog'langan p-kanal tranzistorlari zanjirlari hosil bo'lib, Q1 va Q0 signallarini 0 holatiga o'rnatadi. Bu bosqichda sxemaning qismlari Q1 = 0 va Q0 = 0 uchun "nollar" nomlari bilan qurilgan. Tranzistorlar seriyali zanjirlarga kiritilgan bo'lib, ularning kirishlari, kengaytirilgan haqiqat jadvaliga ko'ra, Q1 va Q0 0 holatda bo'lganda 0 holatida bo'lishadi. Bundan tashqari, tegishli tarkibiy qismlarning tranzistorlar seriyasi parallel tarzda birlashtiriladi;
- seriyali ulangan n-kanal tranzistorlar zanjirlari tarkib topib, Q1 va Q0 signallarini 1-holatga o'rnatadi. Bu bosqichda sxemaning qismlari Q1 = 1 va Q0 = 1 uchun "nol" nomlari bilan quriladi. Tranzistorlar seriyali zanjirlarga kiritilgan bo'lib, ularning kirishlari, kengaytirilgan haqiqat jadvaliga ko'ra, Q1 va Q0 1 holatida bo'lganda 1-holatda bo'lishadi. Bundan tashqari, tegishli tarkibiy qismlarning tranzistorlar seriyasi parallel tarzda birlashtiriladi;
ariq. 3 Tranzistor strelkasini optimallashtirishga misol
- tegishli orografiya bilan ifodalangan olingan tranzistorli zanjirlarni optimallashtirish amalga oshiriladi. Orgrafning chetlari bir tanlangan yo'nalishga yo'nalgan. Yo'llarni yo'nalishli qirralardan tahlil qilish orqali loops grafikdan chiqariladi va takroriy tugunlar birlashtiriladi (3-fig.ga qarang).
Nazariy jihatdan, shu tarzda tuzilgan funksional blokda har qanday sonli kirishlar bo'lishi mumkin. Ammo ketma-ket ulangan tranzistorlar soni (8 dan ortiq) bo'lgan davrlarda zanjirlarning qarshiligi sezilarli bo'lishi va energiya samaradorligini sezilarli darajada kamaytirishi mumkin. Shuning uchun, nisbatan katta davrlarni qurishda parazit parametrlarining (kataktik, qarshilik) ruxsat etilgan qiymatlariga cheklovlar o'rnatiladi.
Taklif etilayotgan metod bo'yicha yaratilgan sxemalarning mantiqiy murakkabligini baholash, shuningdek, NCL usullarini qo'llash natijalari bilan solishtirma tahlil o'tkazilib boriladi. Yetarli hisob-kitoblarni olish uchun solishtirilgan sxemalar optimallashtirishni hisobga olmasdan ko'rib chiqildi. Optimallashtirilgan davrlarning mantiqiy murakkabligi ular bajaradigan analitik funktsiyalarga bog'liq bo'ladi.
NCL elementlari asosida taklif qilingan sxemalar va sxemalarning ishlashini baholash uchun SPICE elektron modellashtirish amalga oshirildi. Simulyatsiya paytida, odatda, mantiqiy davrlarning ishlashidagi farqni tahlil qilish uchun odatiy holatlar ko'rib chiqildi.
Xulosa qilish mumkinki, asinxron bloklarni qurishning taklif etilayotgan usullari, NCL mantig'iga asoslangan an'anaviy dizayn usullari bilan taqqoslaganda, qo'llaniladigan tranzistorlar sonini kamaytirishga (o'rtacha 60% gacha) va quvvat sarfini kamaytirishga imkon beradi. Tranzistor zanjirini optimallashtirish protseduralari samaradorligi tahlili shuni ko'rsatdiki, kirishlar sonining ko'payishi bilan blokdagi tranzistorlarning umumiy soni yarmidan ko'pga kamayadi (5 ta kirish uchun va undan ko'p). Tavsiyanomaga ko'ra, ularning keskin ortib borayotgan mantiqiy murakkabligi va parazit parametrlarining sezilarli ta'siri tufayli 5-6 dan ortiq kirishga ega bo'lgan asinxron mantiqiy bloklarni qurish amaliy emas.
Ko'rib chiqilayotgan barcha turdagi amalga oshirish uchun elektr energiyasi iste'moli va signalni kechiktirishni hisoblash uchun analitik modellar ishlab chiqilgan. Modellarning parametrlari – analiz qilingan tranzistorlarning kengliklari, boshqaruv va yuk elementlari, shuningdek MOSFETlarning texnologik va topologik parametrlari. Ushbu modellarning qo'llanishi chegaralari belgilangan.
Taklif etilayotgan modellar, kiritilgan integral mezonga asosan, resurslarni intensiv modellashtirmasdan, loyihalashtirilgan asinxron CMOS elementlarining energiya samaradorligini nisbatan tez va maqbul aniqlik bilan hisoblash imkonini beradi.
Anjirda. 4 dinamik asinxron elementning N-kanalli tranzistorlar kengligiga kechikishining bog'liqligini va ularning p-kanal tranzistorlarining kengligiga nisbatini ko'rsatadi (kanal uzunligi 0,18 μm uchun).
ariq. 4 n-kanalli tranzistorlar kengligiga dinamik elementning kechikishi va ularning p-kanalli tranzistorlar kengligiga nisbatiga bog'liqligi (r)
Energiya sarfi va signal kechikishlarini hisoblash uchun kiritilgan ifodalar asosida dinamik element uchun integral energiya samaradorligi mezoni olinadi:
bu erda E_t sarflanadigan umumiy energiya; Del total - umumiy kechikish; r – tranzistorlarning kanal kengliklarining nisbati; V_dd - kuchlanishni ta'minlash; K isubw1, K _dw, K _isubw2, K _Esc, K _izatw, K_gw, F g, F_d, F _x - kiritilgan koeffitsientlar; n-MOS tranzistorining W kanal kengligi; Bufer qismidagi n-MOS tranzistorning M kanal kengligi; Boshqarish va yuk elementlarida n-MOS tranzistorlarining W Dr,W_L kanal kengliklari; C_Z – diffuziya mintaqalarining aniq kapasitansi; quyidagicha aniqlangan nisbat:
,
bu erda b uzun kanallar uchun 2 ga teng, qisqa kanalli tranzistorlar uchun esa taxminan 1,25 ga teng koeffitsient; V thn, V_thp mos ravishda n- va p-kanalli tranzistorlarning ko'rsatkich kuchlanishlari; μ _n, μ p mos ravishda n- va p tipidagi zaryad tashuvchilarning mobilligidir.
Anjirda. 5 dinamik elementdagi n-MOS tranzistorlarining kanal kengligida kechikish D, iste'mol qilingan energiya E va integral kriteriya G ning qiymatini ko'rsatadi.
ariq. 5 Dinamik element parametrlari
Tranzistorlarning kengligi sintez va topologiya optimallashtirish jarayonida o'zgartirilishi mumkin bo'lgan asosiy parametrlardan biridir. Ishlab chiqilgan modellar yordamida dinamik elementda n-MOS tranzistorlarining optimal kanal kengligini aniqlash ifodalari topildi:
Shunga o'xshash ifodalar asinxron elementlarning barcha 4 ta amalga oshirilishi uchun olinadi.
Ishlab chiqilgan modellar yordamida amalga oshirilgan asinxron bloklarning turli CMOS amalga oshirish parametrlari tahlili shuni ko'rsatdiki, dinamik amalga oshirish eng yaxshi energiya samaradorligiga ega, biroq uning qo'llanilish doirasi davrlarning belgilangan rejimlari bilan cheklangan. Anjirda. 6 ajralmas mezonlarning asinxron elementlarning turli xil amalga oshirilishi uchun tranzistorlar kengligiga bog'liqligini ko'rsatadi.
ariq. 6 Uchta amalga oshirishning integral mezonlari
Ishlab chiqilgan modellar va spice modellashtirishni boshqarish (5-darajali modellar bo'yicha) yordamida olingan natijalarni tahlil qilish asosida ular orasidagi tafovut 8% dan oshmasligi ko'rsatilgan. Olingan bog'liqliklarni sifatli baholash 0,18 mm va 0,8 mm CMOS texnologiyalarining odatiy parametrlari asosida amalga oshirildi. Shuningdek, taklif etilayotgan modellar kvant effektlarining namoyon bo'lishigacha kichikroq topologik o'lchamlarga ega bo'lgan CMOS texnologiyalarida foydalanish uchun mos keladi.