Muhammad al-xorazmiy nomidagi toshkent axborot texnologiyalari universitet

Bipolyar tranzistorli elektron kalit sxemalar
BT da yasalgan sodda kalit sxemasi 4 – rasmda keltirilgan. Yuklama qarshiligi RK emitteri umumiy shinaga ulangan tranzistorning kollektor zanjiriga ulangan. Kalit ikkita turg‗un holatga ega bo‗lishi kerak: ochiq va berk. Ochiq kalit holatiga tranzistorning to‗yinish yoki aktiv ish rejimi, berk holatga esa - berkilish rejimi mos keladi. Agar tranzistor bazasiga manfiy kuchlanish berilsa (U_kir0V), u holda emitter va kollektor o‗tishlar teskari yo‗nalishda ulangan bo‗ladi, ya‘ni berk holatda bo‗ladi. Bu vaqtda tranzistor kollektor tokining berkilish rejimida ishlaydi va kalit uzilgan holatda bo‗ladi. Berkilish rejimida tranzistor toklari mos ravishda
I_e  0 , I_k = I_ko , I_b = -I_ko .
Natijada tranzistor kollektoridagi kuchlanish
U_k = U_chiq = E_m – I_ko * R_k  E_m.
Bo’lib, yuklamaning manbadan uzilgan holatiga mos keladi (kalit uzilgan). Baza zanjirida R_b rezistor mavjud bo’lganda tranzistor baza kuchlanishi
U_b = U_be = -U_kir + I_ko * R_b.


4-rasm
Yuqori temperaturalarda kalit I_ko qiymati keskin ortadi va natijada emitter o’tishdagi kuchlanish ham ortadi. Shu sababli berkilish rejimida tranzistor normal ishlashi uchun quyidagi shart bajarilishi kerak

• 
  U_kir + I_ko * R_b  U_bo’s
  

bu yerda U_BO‘S – emitter o’tishdagi musbat kuchlanish U_BE bo’lib, ushbu qiymat ortsa tranzistor berk rejimdan aktiv rejimga o’tadi, ya‘ni ochiladi. Integral texnologiyada bajarilgan kremniyli tranzistorlar uchun
U_BO‘S = 0,50,6 V.
Agar U_KIR=0, u holda shart quyidagicha qayta yoziladi.
I_ko * R_b  U _bo’s .
U_BO‘S=0,6 V va I_K0=1mkA deb faraz qilsak, u holda R_B.max=0,6 MOm ga teng bo’ladi. Kirishga U_KIR0,7 V (mantiqiy bir U¹ ) kuchlanish berilsa tranzistor aktiv yoki to‗yinish rejimida ishlaydi (kalit ulangan).
Kalit rejimda tranzistorning aktiv ish rejimi ma‘qullanmaydi, chunki yuklamadagi tok faqat yuklama R_k va manba kuchlanishi Y_eM kattaligi bilan emas, balki tranzistordagi kuchlanish pasayishi U_KE bilan ham aniqlanadi,
Shunday qilib, agar kalit kirishiga mantiqiy nol potensiali berilsa, u holda uning chiqishida mantiqiy birga mos potensial hosil bo‗ladi va aksincha, ya‘ni bunday kalit invers sxema hisoblanadi va invertor deb ataladi.
Sxema iste‘mol qilayongan tok ortsa, sig’imlarning katta qayta zaryadlanish tezligi hisobiga qayta ulanish vaqti ortadi. Lekin bu vaqtda sxemaning iste‘mol quvvati ortadi. Shu sababli o’rtacha kechikish vaqti qayta ulanish ishi A_Q=R_tK deb ataluvchi kattalik bilan aniqlanadi.