Raqamli qurilmalarni loyihalashga kirish fanidan tayyorlagan

Project menyusidan New Source -ni tanlang.
3
. New source Wizard oynasida (14 -rasm) yaratilgan mux_unit_tb faylining nomini vaTest Bench WaveForm fayl turini ko'rsating. Next tugmasini bosing.
27.13-rasm. Xulq -atvor modellashtirish uchun modul tanlash



27.14-rasm. Xulq -atvor modellashtirish uchun modul yaratish

4. Associate Source oynasida (27.15 -rasm) mux_unit modulini belgilang va Next bosing.

15–rasm. Modellashtirish moduli assotsiatsiyasi muloqot oynasi

5. Summary oynasi paydo bo'ladi. Finish tugmasini bosing.

6. Initial Timing and Clock Wizard ishga tushadi. 16-rasmda ko'rsatilganidek, barcha parametrlarni o'rnating.Finish tugmasini bosing
27.16-rasm. Vaqtinchalik parametrlarni ishga tushirish uchun dialog paneli

Vaqtinchalik diagrammalarni muharrirlash oynasi paydo bo'ladi (27.17 -rasm).

27.17-rasm. Sinov signallarini yaratish oynasi
8. "mux_unit" modulining kirish signali bo'lgan "Sel" signalining vaqt diagrammasida (27.18-rasm) sichqoncha kursorini 20 nsgacha bo'lgan zonaga joylashtiring, sichqonchaning o'ng tugmachasini bosing va "Set Value" buyrug'ini belgilang.
27.18-rasm. "Sel" signalining vaqt diagrammasida

Loyihani amalga oshirish jarayoni tugagandan so'ng, xabar oynasida (Konsol yorlig'i) quyidagi xabar ko'rsatiladi: Process "Generate Programming File"completed successfully (27.19 -rasm). Lab1.bit fayli yaratiladi (bit kengaytmasi FPGA oilasining FPGAlari uchun amal qiladi).

27.19 –rasm. Kompilyatsiya hisoboti
Design Summary ga o'ting, u kompilyatsiya natijalari haqidagi hisobotni ko'rsatadi.
Topshiriq: Loyihani tuzish natijalari bilan Device Utilization Summary jadvalini tahlil qiling, sarflangan FPGA resurslari to'g'risida xulosa chiqaring.

Xulosa
Loyihani yaratish va paketni ishga tushirish

Ishga tushirish > Dasturlar > Design Suite 10.1 > ISE > Project Navigator-ni tanlash orqali buyruq satrini oching.

Project Navigator-da Yangi loyiha ustasi oynasini ochish uchun Fayl > Yangi loyiha-ni tanlang (1-rasm).
1-rasm. Yangi loyiha ustasi oynasi

Loyiha nomi maydoniga loyiha nomini kiriting - lab1. Loyiha uchun ishchi katalogni tanlash uchun tugmani bosing va D:\Student\lab1 ni kiriting.

Yuqori darajadagi manba turi maydonida dizaynni kiritish usulini belgilang - Sxematik yoki HDL.
Keyingi tugmasini bosing. Bu Device Properties dialog oynasini ochadi (2-rasm).
2-rasm. FPGA tanlash dialog oynasi

Maydonlarni quyidagi qiymatlar bilan to'ldiring va "Keyingi" tugmasini bosing:

• Qurilmalar oilasi: Virtex5;
• Qurilma: xc5vlx30;
• Paket: ff324;
• Tezlik darajasi: –1;
• Sintezlash vositasi: XST (VHDL/Verilog);
• Simulyator: ISE Simulator (VHDL/Verilog);
• Afzal til: VHDL
Bunda “Yangi manba yaratish” dialog oynasi ochiladi (3-rasm), undan loyihalashtirilayotgan modulni tavsiflovchi faylni (masalan, ierarxiyadagi yuqori darajali fayl) yaratish mumkin.

Rasm 3. Yangi manba yaratish dialog oynasi

Ushbu laboratoriyada modulni tavsiflovchi barcha fayllar allaqachon yaratilgan.

Keyingiga bosing. Bunda “Mavjud manbalarni qo‘shish” muloqot oynasi paydo bo‘ladi (4-rasm), bu sizning loyihangizga matnli fayllar va diagrammalarni qo‘shish imkonini beradi.

Shakl 4. Loyihaga yangi manbalar qo'shish paneli

Manba qo'shish tugmasini bosing.

Dastlabki tavsiflarni o'z ichiga olgan papkani ko'rib chiqing (loyihaning ishchi papkasi): D:\Student\lab1 (lab1 nomli papka oldindan yaratilgan).
Matn tavsiflarini (*.vhd fayllari, clkx2.vhddan tashqari), lab1.sch sxematik faylini, yadro generatori uchun clkx2.xaw konfiguratsiya faylini va lab1.ucf chiqish-funktsional VLSI faylini tanlang.

Rasm 5. Loyiha uchun kerakli fayllarni tanlash

Ochish tugmasini bosing. Ko'rsatilgan oynada (6-rasm) barcha fayllarni belgilashsiz qoldiring, chunki ular allaqachon loyihaning ishchi katalogida. Keyingiga bosing. Bajarilgan vazifalarni jamlaydigan keyingi paydo bo'lgan oynada Finish tugmasini bosing.
Rasm 6. Loyihaga fayllar qo'shish

Olingan oynada (7-rasm) tegishli faylni ishlatadigan dizayn bosqichlarini belgilashingiz mumkin. OK tugmasini bosing.

Shakl 7. Loyihaga qo'shilgan fayllar yordamida loyihalash bosqichlari

Loyiha yaratildi. Project Navigator oynasi paydo bo'ladi (8-rasm).

8-rasm. Project Navigator oynasi

Loyihaning ierarxik tuzilishi va raqamlangan qurilma kontaktlarini tahlil qilish

Loyihaning ierarxik ko'rinishi sahifasini Manbalar ostida topish mumkin (9-rasm):
• Loyiha nomi – lab1;
• Loyiha uchun tanlangan VLSI - xc5vlx30-1ff324;
• Ierarxiyadagi yuqori darajadagi fayl - lab1.sch;
• Ierarxiyaning pastki qismidagi fayllar;
• Loyiha sozlamalarini o'z ichiga olgan fayl - lab1.ucf.
Sxematik yoki matnli faylni ochish uchun tegishli qatorni bosing va keyin Ochish tugmasini bosing.