Синтез логических схем


Таблица 2.2.3 – Таблица истинности схемы устройства


Download 1.22 Mb.
bet2/2
Sana29.04.2023
Hajmi1.22 Mb.
#1401525
TuriЛабораторная работа
1   2
Bog'liq
Лаб 4

Таблица 2.2.3 – Таблица истинности схемы устройства





x1

x2

x3

y

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1




Рисунок 2.2.3 – Логическая схема устройства, полученная на основе СКНФ




Рисунок 2.2.4 – Результаты функциональной симуляциии схемы

По результатам функциональной симуляции (рис. 2.2.4) строим таблицу истинности схемы (табл. 2.2.3).



Таблица 2.2.3 – Таблица истинности схемы устройства





x1

x2

x3

y

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

Таблицы 2.2.1 и 2.2.3 совпадают, следовательно, логическая схема на рисунке 2.2.3 син- тезирована правильно.


С целью упрощения цифрового устройства применяют минимизацию функций. Упро- стим исходную функцию, применяя законы алгебры логики:

y ( x1, x2 , x3 ) = x1x2 x3 ∨ x1x2 x3 ∨ x1x2 x3 ∨ x1x2 x3 =

= x1x3 ( x2 ∨ x2 ) ∨ x1x2 ( x3 ∨ x3 ) = x1x3 ∨ x1x2 .
На основе полученного выражения для минимальной дизъюнктивной нормальной формы (МДНФ) составим новую схему устройства (рис. 2.2.5).




Рисунок 2.2.5 – Логическая схема устройства по МДНФ
Результаты функциональной симуляции показаны на рис.2.2.6.



Рисунок 2.2.6 – Диаграмма функциональной симуляциии
По результатам симуляции (рис. 2.2.6) строим таблицу истинности логической схемы устройства (табл. 2.2.4).


Таблица 2.2.4 – Таблица истинности схемы устройства





x 1

x 2

x 3

y

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

Таблицы 2.2.1 и 2.2.4 совпадают, следовательно, схема на рисунке 2.2.5 синтезирована правильно.



2.3. Проверка работоспособности логических схем на ПЛИС

В графическом редакторе построим принципиальную схему устройства, соответству- ющую логической схеме на рисунке 2.2.1. Сконфигурируем ПЛИС в соответствии с по- строенной схемой (рис. 2.3.1).


Входные сигналы установим при помощи переключателей SW[0] (вход X1), SW[1] (вход X2), SW[2] (вход X3). Индикацию входных сигналов осуществляем светодиодами LEDR[0], LEDR[1], LEDR[2] соответственно. Выходной сигнал контролируем при помо- щи светодиода LEDG[0] (выход Y).
Устанавливая на входах схемы с помощью переключателей все возможные кодовые комбинации и наблюдая за светодиодом, заполним таблицу истинности (табл. 2.3.1) ис- следуемого устройства.



Рисунок 2.3.1 – Принципиальная схема устройства в среде Quartus II, составленная на основе СДНФ


Таблица 2.3.1 – Таблица истинности принципиальной схемы




X1 SW[0]

X2 SW[1]

X3 SW[2]

Y LEDG[0]

LX1 LEDR[0]

LX2 LEDR[1]

LX3 LEDR[2]

0

0

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

0

1

0

0

1

1

1

0

1

1

1

0

0

0

1

0

0

1

0

1

0

1

0

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

Вектор значений выходного сигнала устройства Y LEDG[0] таблицы 2.3.1 совпадает с заданным вектором значений логической функции f=(0101 0101 0101 01010), следовательно, принципиальная схема на рисунке 2.3.1 скон-


фигурирована на ПЛИС правильно.
В графическом редакторе построим принципиальную схему устройства, соответству- ющую логической схеме на рис. 2.2.3. Сконфигурируем ПЛИС в соответствии с постро- енной схемой (рис.2.3.2).
Входные сигналы устанавливаем при помощи переключателей SW[3] (вход X1), SW[4]
(вход X2), SW[5] (вход X3). Индикацю входных сигналов осуществляем светодиодами LEDR[3], LEDR[4], LEDR[5] соответственно. Выходной сигнал контролируем при помо- щи светодиода LEDG[1] (выход Y).



Рисунок 2.3.2 – Принципиальная схема устройства в среде Quartus II, составленная на основе СКНФ

Устанавливая на входах схемы с помощью переключателей все возможные кодовые комбинации и наблюдая за светодиодом, заполним таблицу (табл. 2.3.2) истинности ис- следуемого устройства.




Таблица 2.3.2 – Таблица истинности принципиальной схемы





X1
SW[3]

X2 SW[4]

X3 SW[5]

Y LEDG[1]

LX1 LEDR[3]

LX2 LEDR[4]

LX3 LEDR[5]

0

0

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

0

1

0

0

1

1

1

0

1

1

1

0

0

0

1

0

0

1

0

1

0

1

0

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

Вектор значений выходного сигнала устройства Y LEDG[1] таблицы 2.3.2 совпадает с заданным вектором значений логической функции f=(0101 0101 0101 01010), следова- тельно, принципиальная схема на рисунке 2.3.2 сконфигурирована на ПЛИС правильно.


В графическом редакторе построим принципиальную схему устройства, соответствую- щую рис. 2.2.5. Сконфигурируем ПЛИС в соответствии с построенной схемой (рис. 2.3.3).
Входные сигналы устанавливаем при помощи переключателей SW[6] (вход X1), SW[7] (вход X2), SW[8] (вход X3). Индикацию входных сигналов осуществляем светодиодами LEDR[6], LEDR[7], LEDR[8] соответственно. Выходной сигнал контролируем при помо- щи светодиода LEDG[2] (выход Y).




Рисунок 2.3.3 – Принципиальная схема устройства в среде QUARTUS II, составленная на основе СДНФ с последующей минимизацией

Устанавливая на входах схемы с помощью переключателей все возможные кодовые комбинации и наблюдая за светодиодом, заполним таблицу истинности (таб. 2.3.3) ис- следуемого устройства.




Таблица 2.3.3 – Таблица истинности принципиальной схемы





X1
SW[6]

X2 SW[7]

X3 SW[8]

Y LEDG[2]

LX1 LEDR[6]

LX2 LEDR[7]

LX3 LEDR[8]

0

0

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

0

1

0

0

1

1

1

0

1

1

1

0

0

0

1

0

0

1

0

1

0

1

0

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

Вектор значений выходного сигнала устройства Y LEDG[2] таблицы 2.3.3 совпадает с заданным вектором значений логической функции f=(0101 0101 0101 01010), следова- тельно, принципиальная схема на рисунке 2.3.3 сконфигурирована на ПЛИС правильно.

2.4. Задание к работе




  1. В среде Quartus II создать новый проект.

  2. По заданной таблице истинности устройства (таблица 2.4.1.) записать СДНФ, СКНФ и минимизированное логическое выражение.



Таблица 2.4.1 – Таблица истинности устройства





x1

x2

x3

y

0

0

0

1

0

0

1

0

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1




  1. С помощью графического редактора Quartus II синтезировать логические схемы по СДНФ, СКНФ и минимизированному логическому выражению. Проверить их пра- вильность при помощи симуляции, по результатам симуляции построить таблицу ис- тинности.

Проверить работоспособность логических схем на ПЛИС (Altera Cyclone II 2C35 FPGA). Для этого по каждой логической схеме в редакторе Quartus II построить принци- пиальную схему, для неё сформировать файл конфигурации ПЛИС и загрузить его в па- мять интегральной схемы. Устанавливая на входах сконфигурированной ПЛИС с помо- щью переключателей все возможные кодовые комбинации и наблюдая за светодиодами, заполнить таблицу истинности исследуемого устройства


Download 1.22 Mb.

Do'stlaringiz bilan baham:
1   2




Ma'lumotlar bazasi mualliflik huquqi bilan himoyalangan ©fayllar.org 2024
ma'muriyatiga murojaat qiling