Встроенные системы на базе dsp

Передача данных происходит по двунаправленным шинам данных (одной для DSP56100 (XDB) и двум для DSP56000 и DSP96000 (XDB и YDB)), шине данных программ (PDB) и общей шине данных (GDB). Кроме того, у DSP96000 присутствует отдельная шина прямого доступа к памяти (DDB). Передача данных между шинами про­исходит через внутреннее устройство управления шинами.
Адресация осуществляется по двум однонаправленным шинам: шине адреса данных и шине адреса программ.
Блок манипуляции битами позволяет гибко управлять состоянием любого бита в регистрах и ячейках памяти. Наличие такой возможнос­ти является преимуществом по отношению к DSP других пользователей.
Арифметико-логическое устройство (АЛУ) выполняет все арифме­тические и логические операции и имеет в своем составе входные ре­гистры, аккумуляторы, регистры расширения аккумуляторов (8-битные, допускающие 256 переполнений без потери точности), параллельный одноцикловой блок умножения с сохранением (МАС), а так же сдвиго­вые регистры.Гибкая система команд позволяет выполнить АЛУ за один цикл команды умножения, умножения с сохранением результата, сумми­рования, вычитания, сдвига и логические операции. Характерной осо­бенностью DSP фирмы Motorola является возможность сдваивания вход­ных регистров АЛУ и увеличения таким образом разрядности обрабаты­ваемых чисел. Еще одной важной особенностью является наличие опе­рации деления, зачастую отсутствующей у других производителей и заменяемой операцией умножения на обратное число, что приводит к потере точности.
Блок формирования адреса выполняет все вычисления, связанные с определением адресов в памяти. Этот блок работает независимо от остальных блоков процессора. За один цикл могут производиться две операции считывания из памяти или одна операция записи. DSP фирмы Motorola обладают чрезвычайно мощной мощной системой адресации, позволяющей производить практически любые манипуляции с данными за одну команду. Это важная особенность выгодно отличает DSP, выпус­каемые фирмой, от аналогов. Адресация по модулю удобна для органи­зации кольцевых буферов без проверки выхода за границу, что позво­ляет избегать непроизводительных затрат времени. Возможность адре­сации с инверсией значащих битов облегчает реализацию БПФ.
Блок управления выполнением программ содержит 6 регистров, среди которых Указатель адреса цикла и Счетчика циклов, позволяю­щие организовать аппаратную поддержку организации циклов в DSP фирмы Motorola, при которой не тратятся дополнительные машинные циклы на проверку условия выхода из цикла и изменения счетчика цикла. В команде организации цикла DO явно указывается количество повторений.
Системный стек представляет из себя отдельную часть из 15 слов ОЗУ, и может хранить информацию о 15 прерываниях, 7 циклах или 15 выходах в подпрограмму. Данные из стека читаются за один цикл уменьшая таким образом непроизводительные затраты времени процессора.
Главной отличительной особенностью DSP фирмы Motorola являет­ся наличие у всех микросхем внутрикристального эмулятора, позволяющие производить отладку программ без ис­пользования дополнительных аппаратных средств. Таким образом нет необходимости в покупке дорогостоящих отладочных средств. Эмулятор позволяет производить запись/считывание регистров и ячеек памяти, установку точек останова, пошаговое выполнение программ и дру­гие действия посредством подачи команд по 4- проводной шине.
Для снижения потребления энергии в моменты, когда не произво­дится вычисления, предусмотрены два режима с пониженным энергопот­реблением : STOP и WAIT.
Для работы совместно с другими процессорами и каналами прямо­го доступа к памяти предусмотрен встроенный HOST-интерфейс.
Обладая всеми вышеперечисленными свойствами, необходимыми для цифровой обработки сигналов, DSP фирмы Motorola имеют чрезвычайно мощную и гибкую систему команд, позволяющую пользователю удобно и эффективно работать с процессорами.
DSP фирмы Texas Instruments
DSP этой фирмы представлены следующими микропроцессорами: TMS 32010, TMS 320C20, TMS 320C25, TMS 320C30, TMS 320C40, TMS 320C50.

Рис. 1. Семейство микропроцессоров компании TI
Микропроцессоры семейства ТМS320С1х
Первый процессор семейства - TMS320C10 - был выпущен в 1982 году и, благодаря ряду удачных технических решений, получил широкое распро­странение.В основу микропроцессора положена модифицированная гарвардская архи­тектура, отличием которой от традиционной гарвардской архитектуры явля­ется возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства.
TMS320C10 является 16-разрядным процессором. Его адресное пространство составляет 4 Кслов памяти программ и 144 слова памяти данных. Все слова имеют разрядность 16. Длительность командного такта процессора составля­ет 160-200 нс.
Арифметические функции в процессоре реaлизованы аппаратно. Он имеет аппаратные умножитель (MULT), устройство сдвига (SHIFTER), аппарат­ную поддержку автоинкремента/декремента адресных регистров данных(ARO, ARl).С внешними устройствами процессор взаимодействует через 8 портов вво­да/вывода. Каждый порт имеет разрядность 16. Предусмотрена возможностьобработки внешних прерываний.
Микропроцессоры семейства TMS320C8x
Микропроцессор TMS320C80, выпушенный в конце 1994 года , имеет второе название - MVP(Мultiшеdiа Video Pгocessor - мультимедийный видеопроцессор), что обусловлено его высокой эффективностью на задачах обработки изображений, в системах виртуальной реальности, компрессии и декомпрессии видео- и аудиоданных, обработки связной информации.
TMS320C80 представляет собой новый подход к повышению производи­тельности и ,функциональности цифровых сигнальных процессоров: в одной микросхеме объединено четыре усовершенствованных цифровых процессора обработки сигналов (ADSP - Advanced Digital Signal Pгocessor), каждый из которых выполняет за такт несколько RISС-операций, и пятый процессор, называемый главным процессором (Master Processor), - 32-разряд­ный процессор с высокопроизводи ельным устройством обработки чисел вформате с плавающей точкой.
Микропроцессоры семейства ADSP21 хх
Микропроцессоры семейства ADSP21xx успешно конкурируют с ана­логичной продукцией компаний Motorola и Texas Iпstгuшепts благодаря вы­сокой производительности и низкой цене, а также наличию развитых аппа­ратных и программных средств разработки прикладных систем. Высокаяпроизводительность процессоров на сигнальных алгоритмах достигается засчет многофункциональной и гибкой системы команд, аппаратной реализа­ции большинства типичных для сигнальной обработки операций, высокойстепени параллелизма процессов в микропроцессоре, сокращения команд­ного цикла. Микропроцессоры ADSP21xx имеют модифицированную гар­вардскую архитектуру, в рамках которой п-редусматривается возможность доступа в память команд при ее физическом разделении с памятью данных.
Каждый микропроцессор семейства содержит три независимых функцио­нальных блока: АЛУ, умножитель с накоплением (МАС) и устройство бара­банного сдвига. Каждый блок непосредственно оперирует с' 16-разрядными данными и обеспечивает аппаратную поддержку вычислений с различной точностью.
Микропроцессор содержит генератор адресов команд и два генератора адре­сов данных, обеспечивающие адресацию к данным и командам, располо­женным как во внутренней, так и во внешней памяти. Параллельное функ­ционирование генераторов сокращает длительность выполнения команды, позволяя за один такт выбирать из памяти команду и два операнда.
Последовательные порты обеспечивают интерфейс с большинством стан­дартных последовательных устройств, а также с аппаратными средствами сжатия/восстановления данных, использующими А- и н-законы компанди­рования.
Порт интерфейса с хост-процессором позволяет без дополнительных интер­фейсных схем взаимодействовать с хост-процессором системы, в качествекоторого может использоваться как процессор данного семейства, так идругой микропроцессор.
Микропроцессор ADSP-21msp5x отличается наличием аналогового интер­фейса, позволяющего вводить и выводить обрабатываемый сигнал в 'анало­говой форме. В состав интерфейсных блоков входят ЛЦП, ЦАП, цифровойи аналоговый фильтры, параллельный интерфейс.
Общее для семейства ADSP-21xx микропроцессорное ядро изображено на рис. 15.2. Арифметико-логическое устройство микропроцессора выполняет стандартный набор арифметических и логических операций, включая деле­ние. Устройство МАС выполняет операции умножения со сложением(вычитанием) за один такт. Устройство сдвига осуществляет арифметиче­ские и логические сдвиги операндов, нормализацию и возведение в степень. Функциональные устройства микропроцессора могут обмениваться резуль­татами выполнения операций по шине внутренних результатов.
Внутренние функциональные блоки связаны между собой с помощью пяти шин: шина адресов памяти данных (ОМА), шина адресов памяти команд (РМА), шина данных памяти данных (ОМО), шина данных памяти команд (РМО) шина внутренних результатов (R). Первые четыре шины имеют мультиплексированной внешний интерфейс в виде шины адреса и шины данных (см. рис.2).

Рис. 2. Структура микропроцессора ADSP219xx
По схеме команд все микропроцессоры совместимы снизу вверх. Отделтные представители семейства –ADSP-2171, 2181,21msp5x- имеют дополнительные и расширенные команды. Каждая команда выполняется за один такт. Многофункциональные команды микропроцессора объединяют не­сколько' пересылок данных с арифметико-логической обработкой.
Все устройства микропроцессора – 16-разрядные и оперируют с данными в формате с фиксированной точкой. Числа представляются либо как беззна­ковые, либо в дополнительном коде. Логические операции выполняются над битовыми строками.
Совершенствование данного семейства микропроцессоров идет в направле­нии повы1шения тактовой частоты, снижения энергопотребления и расши­рения коммуникационных возможностей процессора.
Новый микропроцессор семейства ADSP-219x содержит модифициро­ванное ядро, которое рассматривается компанией Analog Devices как ключе­вой элемент в технологии создания перспективных 16-разрядных сигнальных процессоров общего назначения и процессоров для встроенных решений.
Специальные схемотехнические решения на основе данного ядра и про­граммное обеспечение планируется создавать непосредственно для заказчи­ка, под конкретно заданные требования и характеристики. Для приложений, требующих высокой производительности, будут создаваться процессоры, содержащие несколько ядер на одном кристалле. В будущем предполагается выпуск микропроцессоров, содержащих 4 ядра на одном кристалле и обла­дающих производительностью 1,2 миллиарда МАС в секунду на 1 квадрат­ный дюйм площади кристалла.
Структура микропроцессора ADSP-21x показана на рис. 15.3.

Рис. 3. Структура микропроцессора ADSP21x
По сравнению с процессорами семейства ADSP-218x, имеющими 14-разрядную шину адреса, в семействе ADSP-219x используется 24-разрядная шина I адреса, что позволяет осуществлять прямую адресацию в пределах 64 Кслов или страничную адресацию в пределах 16 Мслов. Адресный генератор процессоров семейства 219х поддерживает все ранее использованные и пять новых режимов адресации.
АDSP-219x программно совместим с предыдущими микропроцессопами семейства ADSP-21xx, обладает большой, производительностью, (до 300MIPS) и меньшим энергопотреблением (0,4 мВт/MIPS)

Список использованной литературы

1. 
   Солонина А. И., Улахович Д. А., Яковлев Л. А. Алгоритмы и процессоры цифровой обработки сигналов. — СПб.: БХВ-Петербург, 2001. — 464 с. — ISBN 5-94157-065-1.
   
2. 
   Применение цифровой обработки сигналов \ Под ред. Э. Опенгейма — МИР, 1980.
   
3. 
   Цифровые сигнальные процессоры. Мир ПК, 5’93
   
4. 
   Цифровые сигнальные процессоры фирмы Zilog и их применение. CHIPNEWS, № 2 (11) 1997 г.
   
5. 
   Марков. С. Цифровые сигнальные процессоры. Книга 1. М.: Микроарт, 1996 г.