Zbekiston respublikasi toshkent shahridagi islom karimov nomidagi toshkent davlat texnika universiteti

XULOSA Verilog simulyatsiya tili sifatida ixtiro qilingan. Sintez uchun Verilogdan foydalanish butunlay keyinroq o'ylangan. Dastlabki kunlarda Gateway va Synopsys o'rtasida birlashish bo'yicha munozaralar bo'lganligi haqida mish-mishlar ko'paygan, bu erda hech biri boshqasiga muvaffaqiyat qozonish imkoniyatini bermagan. 1980-yillarning oxirlarida dizaynerlar n dot, HiLo va Verilog kabi xususiy tillardan voz kechib, VHSIC Hardware Description Language deb nomlanuvchi HDL standarti tomon o'tayotgani ayon bo'ldi. VHSIC bu o'z-o'zidan "Juda yuqori tezlikda o'rnatilgan sxema" BTW degan ma'noni anglatadi). Ehtimol, bozorning bunday bosimi tufayli Cadence Design Systems 1990 yilda Verilog tilini ommaga ochishga qaror qildi va shu tariqa OVI (Open Verilog International) paydo bo'ldi. O'sha vaqtga qadar Verilog HDL Cadence Design Systems kompaniyasining mulki bo'lgan xususiy til edi. 1991-yilda OVI tashkil etilganda, bir qator kichik kompaniyalar Verilog simulyatorlari, jumladan, Xronologik Simulyatsiya, Frontline Design Automation va boshqalar ustida ishlay boshladilar. Ulardan birinchisi 1992 yilda bozorga chiqdi va hozirda ko'plab manbalarda etuk Verilog simulyatorlari mavjud

Adabiyotlar ro`yhati 1. https://en.wikipedia.org/wiki/Verilog#Program_Language_Interface_(PLI) 2. https://www.verilog.com/ 3. Акчурин А.Д., Юсупов К.М. Казань 2016