1947 yilning 23 dekabrida 3ta amerika fiziklari

Yigʼindini hisoblash usuliga koʼra – parallelь, ketma-ketli, parallelь – ketma-ketli;
Kirishlar soniga koʼra – yarimjamlagich, bir va koʼp razryadli jamlagichlar;
Yigʼindi natijalarini saqlash usuliga koʼra – kombinatsion, yigʼilib boruvchi, aralash;
Sanoq tizimiga koʼra – pozitsion, nopozitsion;
Operandlar razryadiga koʼra – 8, 16, 32, 64 – razryadli;
Jamlash vaqtiga koʼra – sinxron, asinxron
Аrifmetik va mantiqiy amallarni bajaradigan qurilma arifmetik-mantiqiy qurilma (АMQ) deb ataladi.
Sodda amallar ketma-ketligi koʼrinishida ifodalangan masalalarni avtomatik ravishda yechish uchun berilganlarni, oraliq va olingan hisoblash natijalarini saqlashga, hamda oddiy amallarni bajarish tartibi haqidagi maʼlumotlarni saqlashga imkon beruvchi qurilmaga xotira deb ataladi.


15-MAVZU: Vertual Web PACK ISE dasturi yordamida hisoblovchi triggerlar
Web PACK ISE - bu DMIS asosida raqamli qurilmani yaratishning barcha bosqichlarini, shu jumladan chiplarni dasturlashni amalga oshiruvchi dastur bo‘lib, loyihani yaratish va ishlab chiqish, sintezlash, simulyatsiyalash, trassirovkalash va chipga yuklash uchun qo‘llaniladi.
Shulardan 3.3WP8.0 WebPACK ISE CPLD oilalariga tegishli versiyasi Xilinx firmasi tomonidan ishlab chiqarilgan bo‘lib, DMIS asosida raqamli qurilmalarni loyihalash uchun mo'ljallangan:
Xilinx firmasi kompleks dasturlashtiriladigan mantiqiy qurilmalar (CPLD) oilalari: XC9500, XC9500XL, XC9500XV, XCR22V10, XCR3000 (XPLA1_3, XPLA2), XCR3000XL (XPLA3), XCR5000 (XPLA1_5), va FPGA(dasturlanadigan ventilli matritsa) uchun: Spartan™-II, Virtex™-E (XCV300E), Virtex-II (2V250 va 2V40, 2V80 kristallari ).

• 
  loyihalashtirilgan qurilmalarni tavsiflashning turli usullarini qo‘llab-quvvatlash (grafik va matn);
  
• 
  boshqa loyihalash tizimlarida, shu jumladan Altera MAX + PlusII ™ to‘plami muhitida tayyorlangan loyihalardan foydalanish qobiliyati;
  
• 
  keng kutubxonalar to‘plami bilan to‘ldirilgan sxematik muharrirning mavjudligi;
  
• 
  HDL yaratish uchun aqlli vositalar (apparat ta‘rifi tili) - VHDL, Verilog ™ va ABEL ™ HDL apparat tavsiflash tillari uchun foydalanuvchi tomonidan berilgan ma‘lumotlarga asoslanib shablonlarni shakllantirish, tavsiflar;
  
• 
  VHDL, Verilog va ABEL HDL tillarini qo‘llab-quvvatlovchi HDL-loyihalarni sintez qilishning yuqori samarali vositalari, optimallashtirish imkoniyati bilan;
  
• 
  ishlab chiquvchi uchun qulay interfeys va paketning har bir modulida yordam tizimining mavjudligi;