KiT#71(6) web qxd

Рис. 2. Архитектура ядра Blackfin

---

18
ЦСП
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 6 '2007
каналов DMA и внешние прерывания (всего
61 источник) при помощи контроллера пре-
рываний системы (SIC) отображаются в семь
прерываний ядра общего назначения. Управ-
ление прерываниями ядра обеспечивает кон-
троллер прерываний ядра (CIC), который
поддерживает девять прерываний общего на-
значения и несколько выделенных прерыва-
ний: прерывание эмуляции, сброса, немаски-
руемое прерывание (NMI), исключение, пре-
рывание аппаратной ошибки и прерывание
таймера ядра.
Для обеспечения эффективной работы ядер
процессора в условиях интенсивного обмена
данными в состав его архитектуры помимо
упоминавшегося выше контроллера IMDMA
включены два независимых контроллера
DMA — 32-разрядный контроллер DMA1
и 16-разрядный контроллер DMA2. Каждый
из этих контроллеров имеет двенадцать кана-
лов для выполнения пересылок между памя-
тью и периферийными узлами и четыре ка-
нала для выполнения пересылок между про-
странствами внутренней и внешней памяти.
Особого внимания заслуживает еще один
функциональный блок процессора ADSP
BF561 — это внутренний регулятор напря-
жения. Возможность динамически изменять
напряжение питания ядра, а также тактовые
частоты ядра и интегрированной перифе-
рии позволяет варьировать потребляемую
мощность в зависимости от вычислитель-
ной нагрузки на процессор. Это свойство
процессоров Blackfin является незаменимым
для портативных систем с батарейным пи-
танием.
Набор команд процессора включает в себя
как 16-, так и 32-разрядные команды, при-
чем наиболее часто исполняемые команды
(загрузка/сохранение регистров) кодируются
16-битами, а 32 битами кодируется большин-
ство арифметических команд и команды ма-
нипуляции битами. Архитектура ADSP BF561
допускает произвольное размещение 16-
и 32-разрядных команд в памяти. Разветвлен-
ная система внутренних шин и большое чис-
ло вычислительных блоков позволяют каж-
дому ядру процессора в одном цикле выпол-
нять сразу несколько команд, за счет чего
достигается повышенная плотность кода. Эти
свойства набора команд в совокупности
с поддержкой многих характерных для мик-
роконтроллеров возможностей обеспечива-
ют высокую эффективность при компиля-
ции кода, написанного на языках C/C++, что
значительно упрощает разработку програм-
много обеспечения.
Перечисленные архитектурные особенно-
сти процессора ADSP BF561 позволяют раз-
работчику строить при помощи одного от-
носительно недорогого процессора сложные
системы с интенсивной сигнальной обработ-
кой. Однако для достижения максимальной
эффективности от процессора в конкретной
задаче необходимо выбрать на этапе разра-
ботки подходящую модель организации про-
граммного обеспечения системы. Моделям
программирования, поддерживаемым про-
цессором ADSP BF561, посвящен следующий