Мавзу: Комбинацион ва арифметик схемалар. Мултиплексорлар. Декодерлар. Компараторлар. Сумматорлар. Арифметик мантикий курилмалар

Комбинацион схемалар.

Комбинацион схемалар шундай схемаларки уларда чиқиш сигналлари Уқ (У1,У2,...,Ум) Исталган дискрит вакт ичида кирувчи Х=(Х1,Х2,...,Хn) cигналларининг тўрлами билан аниқланади. Комбинацион схемаларнинг авзаллиги уларнинг юқори иш тезлигидир. Комбинацион схемалар регуляр (мунтазам) ва но регуляр (мунтазам бўлмаган) структураларга бўлинади.

Регуляр структураларда схемаларни тузишда, унинг хар бир чиқишларини олдингиларининг аналоги (ўхшашлиги) бўйича тузиш назарда тутилади.

Норегуляр структурада бундай ўхшашлик йўқ.

Регуляр комбинацион схемалар кенг тарқалган бўлиб, уларга дешифраторлар, шифраторлар, таққослаш схемалари, комбинацион, сумматорлар, компараторлар ва бошқалар киради.

Мультиплексорлар

• 
  Мультиплексорлар бир неча манбадан берилаётган маълумотларни битта чиқиш каналига узатишни бошқариш учун мўлжалланган.
  
• 
  Мультиплексорда икки турдаги кириш киришлар мавжуд: маълумотлар ва адрес учун (бошқарувчи). У ёки бу Аi кириш линиясини танлаш берилаётган S0, S1, … адрес коди билан белгиланади. Бошқарув киришлари n – та бўлса, Si бошқарув сигналларининг М=2n та комбинациясини амалга ошириш мумкин.
  

Демультиплексор

• 
  Демультиплексор бир каналдан қабул қилинган маълумотларни бир неча қабул қилгичларга тақсимлаш вазифасини, яъни мультиплексиялашга тескари бўлган амални бажаради. Қабул қилгич рақами унинг адрес киришларига берилган код комбинацияси билан аниқланади.
  
• 
  Демультиплексор битта маълумот кириши,
  

  n – та адрес кириши ва М=2n чиқишга эга.

“4 дан 1 га” MS ва “1дан 4га” DMS шартли белгиланиши

“4 дан 1 га” мультиплексорининг ҳақиқийлик жадвали

S1 S0	Q
0 0	А0
0 1	А1
1 0	А2
1 1	А3