O. S. Rayimjonova M. G. Tillaboyev sh. U. Ergashev

BILAN R S Q(t) Q(t+1) 
Tushuntirishlar 
0 
x 
x 
0 
0 
Axborotni saqlash rejimi 
0 
x 
x 
1 
1 

---

57 
1 
0 
0 
0 
0 
Axborotni saqlash rejimi 
1 
0 
0 
1 
1 
1 
0 
1 
0 
1 
Birlikni sozlash rejimi S=1 
1 
0 
1 
1 
1 
1 
1 
0 
0 
0 
Nolinchi yozish rejimi R=1 
1 
1 
0 
1 
0 
1 
1 
1 
0 
* 
R=S=1 taqiqlangan birikma 
1 
1 
1 
1 
* 
Yuqorida ko'rsatganimizdek, RS flip-floplari turli mantiqiy elementlarda amalga 
oshirilishi mumkin. Shu bilan birga, ularning ish mantig'i o'zgarmaydi. Shu bilan 
birga, flip-floplar ko'pincha tayyor mikrosxemalar shaklida ishlab chiqariladi (yoki 
LSI ichida tayyor modullar shaklida amalga oshiriladi), shuning uchun sinxron RS 
flip-floplari odatda sxematik diagrammalarda tasvirlangan. an'anaviy grafik belgilar 
shakli. Sinxron RS triggerining grafik belgisi 5-rasmda ko'rsatilgan. 
2.6.6-rasm. Sinxron RS flip-flopning an'anaviy grafik belgisi 
ikki fazali chiqishlar (Q va teskari Q) ishlatiladi . Bu raqamli sxemalarning 
shovqin immunitetini va tezligini oshirish imkonini beradi. 
RS trigger 
Yuqorida o‘rganilgan eng oddiy D-flip-flopning asosiy kamchiliklari 
"shaffoflik" rejimining mavjudligi. Kirish soati yuqori bo'lsa, flip-flop kirish 
ma'lumotlarini yozadi. Kirish signalini kontaktlarning zanglashiga olib kirishiga yo'l 
qo'ymaslik uchun triggerning kirishiga juda tor impulslarni qo'llash kerak. 
Soat signalining chekkasi, yuqori (yoki past) potentsialdan farqli o'laroq, uzoq 
vaqt davom eta olmaydi. Ideal holatda, zarba jabhasining davomiyligi nolga teng. 
Shuning uchun, chekkadagi kirish ma'lumotlarini eslab qoladigan flip-flopda , soat 
signalining davomiyligiga talablar qo'yish shart emas. 
Old tomondan kiritilgan ma'lumotlarni eslab turuvchi dinamik D flip-flop ikkita 
statik D flip-flopdan tuzilishi mumkin . Sinxronizatsiya signali C antifazadagi statik 

---

58 
D flip-floplariga qo'llaniladi. Kirish ikkilik ma'lumotlarini old tomondan 
saqlaydigan trigger
 
sxemasi 1-rasmda ko'rsatilgan. 
2.6.7-rasm. Old tomondan ishlaydigan dinamik D triggerning sxemasi 
2.6.5-rasmda ko'rsatilgan sxemaning ishlashini batafsilroq ko'rib chiqing. 
Buning uchun biz 2-rasmda ko'rsatilgan vaqt diagrammalaridan foydalanamiz. 
Ushbu vaqt diagrammalarida Q' belgisi birinchi statik D flip-flop chiqishidagi 
signalga mos keladi. Ikkinchi statik D flip-flopning taktli kirishi inverter orqali 
oziqlanganligi sababli, birinchi flip-flop saqlash rejimida bo'lganda , ikkinchisi 
signalni kontaktlarning zanglashiga olib keladi. Va aksincha, birinchi D flip-flop 
signalni kontaktlarning zanglashiga olib kirishidan uning chiqishiga o'tganda, 
ikkinchisi saqlash rejimida bo'ladi. 

---

59 
2.6.8-rasm
. 
Dinamik D triggerining vaqt diagrammalari
Esda tutingki, flip-flopning butun D davrining chiqishidagi signal "D" 
kirishidagi signalga bog'liq emas. Agar birinchi D flip-flop ma'lumot signalini 
kirishdan chiqishga uzatsa, ikkinchi statik D flip-flop bu vaqtda saqlash rejimida 
bo'ladi va chiqishda oldingi signal qiymatini, ya'ni signalni ushlab turadi. sxemaning 
chiqishi ham o'zgarmaydi. 
Vaqt diagrammalarini tahlil qilish natijasida biz 1-rasmda ko'rsatilgan 
kontaktlarning zanglashiga olib keladigan signal faqat sinxronlashtiruvchi kirish "C" 
dagi signal yagona potentsialdan nolga o'zgargan paytda saqlanganligini aniqladik. 
Bu nafaqat soat signalining shakllanishi nuqtai nazaridan foydalidir. Dinamik D flip-
floplarida, statiklardan farqli o'laroq, siz ketma-ket registrlar va hisoblagichlarni 
qurishingiz mumkin. Ingliz tilidagi adabiyotda faqat bunday sxemalar D flip-flops 
deb ataladi. 
Ma'lumotni soat signalining chetida saqlaydigan dinamik D flip-flopning 
an'anaviy grafik belgisi 3-rasmda ko'rsatilgan. 

---

60 
2.6.9-rasm
. Dinamik D triggerning grafik belgisi 
Dinamik D flip-flopning kirish signalini chetida eslab qolishi shartli grafik 
belgida sinxronizatsiya kirishining chiqishida tasvirlangan uchburchak bilan 
ko'rsatiladi. Agar signal tushayotgan chetida D kirishida saqlangan bo'lsa, u holda 
uchburchak boshqa tomonga buriladi (uning cho'qqisi C kirishiga qarab). Dinamik 
trigger ichida ikkita statik trigger mavjudligi 
shartli tasvirning oʻrta maydonida 
qoʻsh T koʻrinishida koʻrsatiladi. 
2.6.10-rasm. Dinamik D flip-flopning an'anaviy grafik belgisi orqa tomonida eslab qolish bilan 
Ba'zan, dinamik kirishni tasvirlashda, boshqa belgi qo'llaniladi, buning oldida 
trigger (yoki tetiklar) o'z holatini o'zgartiradi. Bunday holda, 4-rasmda 
ko'rsatilganidek, kirish belgisi qo'llaniladi. 
2.6.11-rasm
. Dinamik kirishlarning muqobil belgilanishi 

---

61 
2.6.11
a-rasmda signalning etakchi (ko'tarilgan) chetida ishlaydigan dinamik 
kirish ko'rsatilgan. 
2.6.11
b-rasmda signalning orqadagi (tushgan) chetida ishlaydigan 
dinamik kirish ko'rsatilgan. 
Sanoat dinamik triggerlarni o'z ichiga olgan tayyor mikrosxemalarni ishlab 
chiqaradi. Misol tariqasida 1533TM2 chipini keltirish mumkin. Ushbu mikrosxema 
bir vaqtning o'zida ikkita dinamik triggerni o'z ichiga oladi. Ular soat signalining 
ko'tarilgan (ko'tarilgan) chetida o'z holatini o'zgartiradilar . 1533TM2 chipida 
ishlatiladigan D-flip-floplarning ichki sxemasi qo'shimcha R va S asinxron 
kirishlarni o'z ichiga oladi. Ular RSda
 
bo'lgani kabi D-flip-flopga mantiqiy nol yoki 
mantiqiyni yozishga majbur qilish imkonini beradi. flip-flop . 1533TM2 chipining 
bir triggerining sxematik diagrammasi 5-rasmda keltirilgan 
2.6.12-rasm
. 1533TM2 chipining bir triggerining sxematik diagrammasi 
Endi raqamli davrlar ko'pincha maxsus ASIC chiplari yoki programma bilan 
mantiqiy davrlarda qurilgan . Ularda dizayn ko'pincha elektron muharrirda emas, 
balki HDL, VHDL yoki VERILOG kabi elektron dasturlash tilida amalga oshiriladi. 
Verilog tilida dinamik D triggerining tavsifi quyidagi ro'yxatda berilgan: 
modul DFF(soat, ma'lumotlar, q); 
kiritish soati; 
ma'lumotlarni kiritish; 

---

62 
chiqishq; 
regq; 
har doim @(posed soat) boshlanadi 
q <= ma'lumotlar ; 
oxiri 
endmodul