Azərbaycan Respublikası Təhsil Nazirliyi
YQ yaddaş həcminin artırılması
Download 5.01 Kb. Pdf ko'rish
|
2014-2730 (2)
- Bu sahifa navigatsiya:
- 6.4. Bipolyar tranzistorlarda statik OYQ
6.3. YQ yaddaş həcminin artırılması Göstərilən strukturların hər biri istənilən həcm informasiya üçün yaddaş qurmağa imkan verir. Lakin İS (kristal), seriyasından asılı olaraq, müəyyən yaddaş həcminə malik olduğundan, təcrübədə tələb olunan təşkil olunmaya və həcmə malik YQ yaratmaq üçün bu inteqral mikrosxemin müəyyən təşkilini yaratmaq lazımdır. Bundan ötrü iki texniki həldən istifadə edilir: yadda saxlanılan sözlərin mərtəbəliliyini artırmaq və ya yadda saxlanılan sözlərin sayını artırmaq. Hər iki üsuldan istifadə etməklə həm mərtəbəliliyi, həm də yadda saxlanılan informasiyanın sayını artırmaq olar. Yaddaşda saxlanılan sözlərin mərtəbəsini artırmaq üçün bir neçə eyni inteqral mikrosxemi paralel qoşulur. Yadda saxlanılan sözlərin sayını artırmaq üçün isə əlavə deşifratordan istifadə edilir. Bu deşifrator çıxışlarına görə paralel qoşulmuş bir neçə inteqral mikrosxemlə (kristalla) işləmək üçün icazə siqnalını formalaşdırır. 6.4. Bipolyar tranzistorlarda statik OYQ Bipolyar tranzistorlarda statik YE müxtəlif trigger sxemlərində yerinə yetirilir. Şəkil 6.3-də YE-nin prinsipial elektrik sxemi göstərilmişdir. Bu element TTM texnologiya əsasında yaradılıb, yüksək cəldliyə malikdir və ikiölçülü ünvanlanmaya malik YQ-da istifadə üçün nəzərdə tutulmuşdur. Bu elementin əsasını çoxemitterli tranzistorlarda yaradılan iki invertor təşkil edir. İnvertorlar ardıcıl qoşulublar və dərin müsbət əks rabitə ilə əhatə olunublar. Tranzistorların cüt-cüt qoşulmuş iki emitteri YE kristalını seçən CS1 və CS2 uclarını yaradırlar. Üçüncü cüt emitterlər elementin düz və invers çıxışlarını təşkil edir. Bu emitterlər oxuma/yazma gücləndiricisinin giriş müqavimətləri vasitəsilə ümumi şinə qoşulurlar. 104 Şəkil 6.3. Elementar yaddaş elementinin prinsipial elektrik sxemi Yadda saxlama rejimində seçmənin bir və ya hər iki ucuna aşağı səviyyəli gərginlik verilir. Bu halda invertorlarda yaradılan trigger dayanıqlı vəziyyətlərdən birində olur. Fərz edək ki, VT1 tranzistoru doyma rejimindədir, VT2 isə bağlıdır. Doymuş VT1 tranzistorunun bütün cərəyanı elementin seçmə üçün nəzərdə tutulan girişlərindən biri vasitəsilə ümumi şinə qoşulur. Odur ki, p 1 çıxış ucunun dövrəsində cərəyan olmur və informasiya YE-nin çıxışından yazma/oxuma gücləndiricisinin girişinə verilə bilmir. İnformasiyanı yazmaq/oxumaq üçün elementin seçmə girişlərinin hər ikisinə yüksək səviyyəli gərginlik vermək lazımdır. Bu halda doymuş tranzistorun cərəyanı ancaq YE-nin p 1 çıxış ucundan axa bilər. Bu cərəyan oxuma/yazma gücləndiricisinin giriş müqavimətində gərginlik düşküsü yaradır. Bu gərginliyin işarəsi elementdə yazılan informasiyaya uyğun gəlir. Burada oxuma zamanı informasiya elementdə itmir. Elementə yeni informasiya yazmaq üçün əvvəlcə ona seçmə siqnalı verilir. Bundan sonra xarici şinlərdə gərginliyin yeni informasiyaya uyğun gələn işarəsi müəyyənləşdirilir. Baxdığımız halda p 1 ucuna gərginliyin yüksək səviyyəsi, p 2 ucuna isə aşağı səviyyəsi verilir. Bu halda VT1 tranzistorunun emitter cərəyanının axa biləcəyi bütün dövrələr qırıldığından onun kollektorunda yüksək gərginlik formalaşır. Bu gərginlik VT2 tranzistorunu doyma rejiminə keçirir və onun kollektorunda aşağı səviyyəli gərginlik formalaşdırır. Bu gərginlik VT1 tranzistorunun bağlı vəziyyətini təsdiqləyir. YE-də yeni informasiya yazılır. YE-dən seçmə siqnalı götürüldükdən sonra yeni informasiya növbəti yazılmaya qədər triggerdə yadda saxlanılır. Beləliklə, yeni informasiyanın yazılması giriş gərginliyinin yüksək səviyyəsində yerinə yetirilir. Download 5.01 Kb. Do'stlaringiz bilan baham: |
Ma'lumotlar bazasi mualliflik huquqi bilan himoyalangan ©fayllar.org 2024
ma'muriyatiga murojaat qiling
ma'muriyatiga murojaat qiling